基于FPGA的E1/VC-4數(shù)字復(fù)接器的設(shè)計與實現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>305 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：在分析同步數(shù)字體系中2.048Mbps支路信號E1異步映射復(fù)用進(jìn)VC-4的過程的基礎(chǔ)上,，對系統(tǒng)中各功能模塊的設(shè)計原理進(jìn)行了詳細(xì)闡述,，重點討論了時鐘/使能信號產(chǎn)生電路的功能及設(shè)計,。最后,，完成了E1/VC-4復(fù)接電路的設(shè)計與實現(xiàn),，并基于ALTERA/EP1C6T144C8環(huán)境完成了驗證,。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。