| 基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實(shí)現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大?。?span>152 K | |
| 所需積分：0分積分不夠怎么辦,？ | |
| 文檔介紹：提出了基于FPGA對(duì)IDE硬盤數(shù)據(jù)進(jìn)行AES加解密的方法。對(duì)算法進(jìn)行了改進(jìn)和優(yōu)化,，以降低加解密過程對(duì)IDE硬盤數(shù)據(jù)傳輸速度的影響,。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。 | |
相關(guān)資源
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號(hào)用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動(dòng)與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2