一種基于VHDL的通用全數(shù)字電路人工神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>1890 K
所需積分：0分積分不夠怎么辦？
文檔介紹：從分析人工神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)原理入手,，闡述了全數(shù)字電路人工神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)方法,。通過(guò)一個(gè)小規(guī)模前饋人工神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)實(shí)例，簡(jiǎn)要說(shuō)明了利用VHDL語(yǔ)言及編譯平臺(tái),，完成一種可調(diào)整權(quán)值的通用人工神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)算法和流程,。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。