利用異步采樣電路提高SRAM工藝FPGA的設計安全性
所屬分類：技術論文
上傳者：aet
文檔大小：2299 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種利用外接CPLD提高SRAM工藝FPGA設計安全性的方法,。該方法利用異步采樣電路的不確定性生成隨機序列，并且每次上電都產(chǎn)生不同的隨機序列,，斷絕了剽竊者通過克隆序列對系統(tǒng)進行破解的可能性。此外,，芯片之間通信采用了M序列加密,，以進一步增強系統(tǒng)的安全性。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分,；重復下載不扣分，本人上傳資源不扣分,。