大規(guī)模SoC設(shè)計中的高效FPGA驗證技術(shù)的研究與實現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>224 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：一種針對大規(guī)模SoC設(shè)計的高效FPGA驗證流程,，分析了該流程所涉及的關(guān)鍵技術(shù)：通用硬件平臺設(shè)計,、FPGA軟件環(huán)境設(shè)計和軟硬件協(xié)同驗證等,。采用這些技術(shù),，F(xiàn)PGA平臺可以快速且真實地模擬芯片應(yīng)用平臺,，從而實現(xiàn)軟硬件并行設(shè)計和協(xié)同驗證,。該驗證流程已靈活應(yīng)用于大規(guī)模SoC項目設(shè)計中,，大大提高了SoC產(chǎn)品的研發(fā)效率,。
現(xiàn)在下載
VIP會員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。