基于音頻編解碼器TLV320AIC23與FPGA/CPLD的數(shù)字化語音處理系統(tǒng) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>304 K | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:提供了基于FPGA/CPLD的數(shù)字化音頻處理系統(tǒng)的典型解決方案。該方案由語音芯片(TLV320AIC23)和處理器(FPGA/CPLD)兩部分組成,。語音芯片完成模擬語音信號與數(shù)字信號之間的相互轉(zhuǎn)換,,包括ADC和DAC;處理器則完成對經(jīng)模數(shù)轉(zhuǎn)換后的語音信號在數(shù)字域處理的過程,。該方案可以充分發(fā)揮FPGA/CPLD所具有的靈活性好,、實(shí)時(shí)性能高及并行處理能力強(qiáng)的特點(diǎn)。 | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分,;重復(fù)下載不扣分,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2