LOG算子在FPGA中的實(shí)現(xiàn) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>238 K | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:介紹了一種高斯—拉普拉斯(LOG)算子在FPGA中的實(shí)現(xiàn)方案,并通過(guò)對(duì)一幅bmp圖像的處理,論證了在FPGA中實(shí)現(xiàn)的LOG算子的圖像增強(qiáng)效果,。 | |
現(xiàn)在下載 | |
VIP會(huì)員,,AET專家下載不扣分,;重復(fù)下載不扣分,,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2