H.264 baseline解碼器中運(yùn)動(dòng)補(bǔ)償模塊的硬件設(shè)計(jì)
所屬分類(lèi)：技術(shù)論文
上傳者：aet
文檔大小：129 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：完成了H.264 baseline解碼器中運(yùn)動(dòng)補(bǔ)償模塊的Verilog建模,，通過(guò)了功能驗(yàn)證和綜合。該運(yùn)動(dòng)補(bǔ)償模塊可用于H.264 baseline解碼器的FPGA實(shí)現(xiàn)和ASIC實(shí)現(xiàn),。
現(xiàn)在下載
VIP會(huì)員,，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。