基于FPGA的三線制同步串行通信控制器設計
所屬分類：技術論文
上傳者：aet
文檔大?。?span>238 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：了簡化應用系統(tǒng)中的三線制同步串行通信擴展接口,，減小系統(tǒng)體積,，降低系統(tǒng)功耗,，通過研究三線制同步串行通信的原理,，利用FPGA,，結(jié)合硬件描述語言 VHDL,，設計了三線制同步串行通信控制器功能框架結(jié)構(gòu),，介紹了各組成模塊的功能及工作過程,，并對該控制器IP核的接口信號進行了詳細描述與定義,，最后在 Xilinx ISE和ModelSim SE平臺下對該控制器IP核進行了綜合和功能仿真。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分,；重復下載不扣分，本人上傳資源不扣分,。