- 格式 資料名稱 上傳者 下載量 上傳時(shí)間
-
FPGA中實(shí)現(xiàn)Bayer模板雙線性插值算法的改進(jìn)
aet
15
2012-12-05
標(biāo)簽： FPGA
-
AVS全I(xiàn)幀視頻編碼器的FPGA實(shí)時(shí)實(shí)現(xiàn)
aet
5
2012-12-05
標(biāo)簽： FPGA
-
基于數(shù)據(jù)復(fù)制和數(shù)字上變頻的高速信號(hào)的產(chǎn)生
aet
12
2012-12-04
標(biāo)簽： FPGA
-
基于IEEE 802.11a的OFDM幀檢測算法研究與FPGA實(shí)現(xiàn)
aet
5
2012-12-04
標(biāo)簽： FPGA
-
羅蘭C前端數(shù)字帶通濾波器設(shè)計(jì)與實(shí)現(xiàn)
aet
9
2012-12-04
-
基于SoPC的低質(zhì)量指紋圖像預(yù)處理算法研究與實(shí)現(xiàn)
aet
5
2012-12-04
-
基于PCI總線的HDLC通信卡的設(shè)計(jì)與實(shí)現(xiàn)
aet
7
2012-12-04
標(biāo)簽： FPGA
-
基于EPC Gen2協(xié)議的UHF RFID有源電子標(biāo)簽設(shè)計(jì)
aet
5
2012-12-04
標(biāo)簽： FPGA
-
FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)及其緩解措施
aet
22
2012-12-04
標(biāo)簽： FPGA
-
DTMB系統(tǒng)的同步算法設(shè)計(jì)與實(shí)現(xiàn)
aet
10
2012-12-04
-
Verilog HDL中case聲明
vivianlan
14
2012-11-30
-
某測向系統(tǒng)中MUSIC算法的FPGA實(shí)現(xiàn)
firestart
2
2012-11-30
標(biāo)簽： FPGA
-
十分鐘學(xué)會(huì)Xilinx FPGA 設(shè)計(jì)
hanqi1236
73
2012-11-28
標(biāo)簽： FPGA
-
ISE7.1i中文教程
hanqi1236
9
2012-11-28
標(biāo)簽： 開發(fā)工具
-
FPGA系統(tǒng)設(shè)計(jì)的主要思路和方法初探
coco
64
2012-11-28
標(biāo)簽： FPGA
-
FPGA設(shè)計(jì)流程指南
coco
55
2012-11-28
標(biāo)簽： FPGA
-
FPGA驗(yàn)證簡介
coco
25
2012-11-28
標(biāo)簽： FPGA
-
如何用RTL電路時(shí)序模型設(shè)計(jì)復(fù)雜數(shù)字電路？FPGA經(jīng)驗(yàn)總結(jié)（精華）
coco
35
2012-11-28
-
萬能分頻代碼Verilog HDL文件
skyyard
72
2012-11-27
-
Zedboard體驗(yàn)---信號(hào)發(fā)生器
skyyard
28
2012-11-25
標(biāo)簽： FPGA
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2