可編程邏輯器-AET-電子技術(shù)應(yīng)用

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于以太網(wǎng)的FPGA遠程調(diào)試系統(tǒng)設(shè)計

基于FPGA主控制器的系統(tǒng)，由于其高度定制化的特點，程序版本一旦固定，后期維護調(diào)試極其困難。系統(tǒng)采用FPGA MicroBlaze軟核處理器實現(xiàn)TCP/IP協(xié)議棧，通過以太網(wǎng)傳輸升級文件，實現(xiàn)FPGA模塊的實時在線更新，完成遠程調(diào)試所需的遠程指令注入和數(shù)據(jù)遠程上傳。該系統(tǒng)通過以太網(wǎng)方式，能夠脫離傳統(tǒng)的調(diào)試方法，在設(shè)備現(xiàn)場人工不參與的情況下實現(xiàn)遠程設(shè)備調(diào)試，減少了維護成本。采用該方法的系統(tǒng)具有可靠、配置速度快、無需重啟等特點，也可用于云計算、實時仿真等其他方向。

發(fā)表于：3/1/2023

基于RISC-V的AES密碼加速引擎設(shè)計與驗證

隨著物聯(lián)網(wǎng)技術(shù)的快速發(fā)展和物聯(lián)網(wǎng)設(shè)備的廣泛部署，信息安全問題日益凸顯。密碼是保障信息安全的關(guān)鍵核心技術(shù)，但傳統(tǒng)的密碼算法適配方案存在性能和靈活性難以兼顧的問題，提出了一種密碼指令擴展方案在兩者之間取得了很好的平衡。首先分析了AES算法的運算環(huán)節(jié)，結(jié)合蜂鳥E203處理器架構(gòu)，提出了密碼指令擴展和加速引擎設(shè)計方案；接著進行了軟硬件實現(xiàn)，構(gòu)建了RTL級仿真環(huán)境和FPGA板級驗證環(huán)境；最后進行了實驗驗證和對比分析。實驗結(jié)果表明，提出的方案在只增加接近2%的硬件資源的情況下可以取得約700%的加速比，具有較高的能效，可適用于在物聯(lián)網(wǎng)等資源受限的場合。

發(fā)表于：2/28/2023

《基于MATLAB與FPGA的圖像處理教程》上市一周銷量突破2000冊

《基于MATLAB與FPGA的圖像處理教程》這個月終于與大家見面了。

發(fā)表于：2/22/2023

芯片設(shè)計五部曲之三 | 戰(zhàn)略規(guī)劃家——算法仿真

上兩集我們已經(jīng)分別深入了模擬IC和數(shù)字IC的設(shè)計全流程，結(jié)合EDA工具特性和原理，講述怎么利用計算機技術(shù)提高模擬與數(shù)字芯片的研發(fā)設(shè)計效率。這一集，我們把其中的算法仿真部分拉出來展開說說。

發(fā)表于：2/22/2023

教程：基于FPGA實現(xiàn)分離用軟件的圖像處理系統(tǒng)設(shè)計

　　圖像處理FPGA 設(shè)計基本方法：1.陣列結(jié)構(gòu)結(jié)合流水線處理設(shè)計例如RGB圖像，包括三組數(shù)據(jù)，處理時需要并行三通道后，每個通道進行分別的串行流水處理。2.緩存設(shè)計幀緩存行緩存列對齊3.資源分辨率處理窗口對資源影響成倍增加

發(fā)表于：2/19/2023

入門：FPGA的電源要求是什么？

　　ROHM擁有各種各樣的DC/DC轉(zhuǎn)換器IC，其中包括適合用于FPGA電源的產(chǎn)品陣容。這里列舉的8種機型，可滿足FPGA需要的電源規(guī)格，也提供參考設(shè)計。我們就該FPGA用降壓型DC/DC轉(zhuǎn)換器系列的性能以及特征采訪了ROHM的應(yīng)用工程師柴戸孝信（Shibako Takanobu）先生。

發(fā)表于：2/19/2023

入門：你必須知道的FPGA硬件屬性

　　如果我們進一步放大，我們可以看到，每個可編程模塊都包含有許多數(shù)字功能。在這個例子中，我們可以見到一個三輸入的查找表（LUT）、一個復(fù)用器和一個觸發(fā)器，但重要的是我們要認識到，這些功能的數(shù)量和類型對不同系列的 FPGA 來說是會變化的。

發(fā)表于：2/19/2023

教程：Xilinx FPGA電源設(shè)計與注意事項

　　隨著半導(dǎo)體和芯片技術(shù)的飛速發(fā)展，現(xiàn)在的FPGA集成了越來越多的可配置邏輯資源、各種各樣的外部總線接口以及豐富的內(nèi)部RAM資源，使其在國防、醫(yī)療、消費電子等領(lǐng)域得到了越來越廣泛的應(yīng)用。當(dāng)采用FPGA進行設(shè)計電路時，大多數(shù)FPGA對上電的電源排序和上電時間是有要求的，所以電源排序是需要考慮的一個重要的方面。通常情況下，F(xiàn)PGA供應(yīng)商都規(guī)定了電源排序、上電時間的要求。因為一個FPGA所需要的電源軌數(shù)量會從3個到10個以上不等。通過遵循推薦的電源序列，可以避免在啟動期間吸取過大的電流，同時又可以防止器件受損壞。對一個FPGA的最小電路中的電源進行排序有多種方法。本文中主要以MP5650為例，來敘述把PGOOD引腳級聯(lián)至使能引腳來實現(xiàn)排序。

發(fā)表于：1/29/2023

基于 FPGA 的目標檢測網(wǎng)絡(luò)加速電路設(shè)計

　　目前主流的目標檢測算法都是用CNN來提取數(shù)據(jù)特征，而CNN的計算復(fù)雜度比傳統(tǒng)算法高出很多。同時隨著CNN不斷提高的精度，其網(wǎng)絡(luò)深度與參數(shù)的數(shù)量也在飛快地增長，其所需要的計算資源和內(nèi)存資源也在不斷增加。目前通用CPU已經(jīng)無法滿足CNN的計算需求，如今主要研究大多通過專用集成電路（ASIC），圖形處理器（GPU）或者現(xiàn)場可編程門陣列（FPGA）來構(gòu)建硬件加速電路，來提升計算CNN的性能。

發(fā)表于：1/29/2023

基于改進蟻群算法的機器人路徑規(guī)劃方法

根據(jù)傳統(tǒng)蟻群算法在機器人的路線規(guī)劃中具有收斂速度慢、容易陷入局部最優(yōu)解的缺陷，提供了一個經(jīng)過改進的蟻群算法。使用柵格法建立路徑矩陣，建立一種轉(zhuǎn)角啟發(fā)函數(shù)，增加選擇指定路徑的概率，提高算法的搜索速度；將A*算法與改進蟻群算法結(jié)合，提出一種改進的距離啟發(fā)函數(shù)，避免了陷入局部最優(yōu)解；并提出一種可根據(jù)迭代次數(shù)而改變的信息素揮發(fā)因子，增強了全域搜尋能力。根據(jù)相關(guān)數(shù)據(jù)分析，與Ant Colony Algorithm with Multiple Inspired Factor（ACAM）算法相比，改進的蟻群算法對于解決算法收斂速度慢、防止進入局部最優(yōu)解等方面效果更好。

發(fā)表于：1/13/2023