可編程邏輯器-AET-電子技術(shù)應(yīng)用

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

入門：FPGA、CPLD工作原理與簡(jiǎn)介

　　可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模。

發(fā)表于：10/24/2022

教程：基于FPGA實(shí)現(xiàn)多路UART/SPI通信系統(tǒng)

　　本次的設(shè)計(jì)為多路UART/SPI通信系統(tǒng)，可以實(shí)現(xiàn)一對(duì)多的通信。系統(tǒng)可以運(yùn)行在UART模式，也可以運(yùn)行在SPI模式。我選擇這一課題的原因主要是目前我所在的實(shí)驗(yàn)室需要寫基于UART的快速通信。這一課題既可以幫助我鞏固之前學(xué)習(xí)的知識(shí)，又可以為我后面的項(xiàng)目做準(zhǔn)備。在完成課題的過程中，主要用到了FPGA狀態(tài)機(jī)、總線等方面的知識(shí)。這一課題可以應(yīng)用在需要高速異步串行或同步串行通信的應(yīng)用場(chǎng)合，如實(shí)時(shí)控制、監(jiān)測(cè)等。

發(fā)表于：10/24/2022

教學(xué)：FPGA存儲(chǔ)單元的四種調(diào)用方法

什么是XPM？可能很多人沒聽過也沒用過，它的全稱是Xilinx Parameterized Macros，也就是Xilinx的參數(shù)化的宏，跟原語的例化和使用方式一樣。可以在Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化。

發(fā)表于：10/21/2022

教學(xué)：基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計(jì)

　　TL6678ZH-EVM開發(fā)板基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點(diǎn)/浮點(diǎn)DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計(jì)。

發(fā)表于：10/21/2022

入門：FPGA內(nèi)部詳細(xì)架構(gòu)解析

FPGA 芯片整體架構(gòu)大體按照時(shí)鐘域劃分的，即根據(jù)不同的工藝、器件速度和對(duì)應(yīng)的時(shí)鐘進(jìn)行劃分。

發(fā)表于：10/21/2022

Linux教學(xué)——15張圖詳解四線制SPI通訊

15張圖詳解四線制SPI通訊

發(fā)表于：10/21/2022

不會(huì)用示波器的Verilog碼農(nóng)不是一個(gè)好碼農(nóng)（LVDS與SpaceWire接口）

在FPGA調(diào)試過程中，除了邏輯代碼本身的質(zhì)量之外，F(xiàn)PGA板子上PCB走線、接插件質(zhì)量等因素的影響也非常重要。在剛上板調(diào)試不順利的時(shí)候，不妨拿示波器看一下信號(hào)的質(zhì)量，比如時(shí)鐘信號(hào)的質(zhì)量、差分信號(hào)的質(zhì)量、高速串行信號(hào)的質(zhì)量等等，這是上板調(diào)試之前首先要做的一步。沒有高質(zhì)量的FPGA外圍管腳信號(hào)的輸入，再好的代碼風(fēng)格和規(guī)范都無濟(jì)于事。所以，調(diào)試FPGA之前一定要上示波器看一下關(guān)鍵信號(hào)的質(zhì)量。

發(fā)表于：10/21/2022

FPGA教學(xué)——FPGA雙向IO使用之三態(tài)門說明

在FPGA設(shè)計(jì)中，雙向IO（輸入輸出引腳）是一個(gè)比較麻煩的東西，但是信號(hào)線用作總線等雙向數(shù)據(jù)傳輸時(shí)就要用到inout類型。

發(fā)表于：10/20/2022

Linux教學(xué)——圖解指針變量

圖解指針變量

發(fā)表于：10/19/2022

FPGA教學(xué)——FPGA之IO信號(hào)類型深入理解

在FPGA設(shè)計(jì)開發(fā)中，很多場(chǎng)合會(huì)遇到同一根信號(hào)既可以是輸入信號(hào)，又可以是輸出信號(hào)，即IO類型（Verilog定義成inout）。

發(fā)表于：10/19/2022