摘? 要: 介紹了一種用VHDL設計USB2.0功能控制器的方法,詳述了其原理和設計思想,并在FPGA上予以實現,。? ?
關鍵詞: USB? VHDL? FPGA?
?
在視頻存儲和圖像寬帶領域中,經常遇到實時高速數據傳輸的要求,。2000年4月,由Intel,、Microsoft,、NEC、Compaq,、Lucent,、Phillips等公司共同制訂的USB2.0(Universal Serial Bus)傳輸協議,其速度遠遠超過了目前使用IEEE1394接口進行視頻傳輸的400Mbps,達到了480Mbps:而且具有即插即用PnP(Plug And Play)、可進行菊花鏈式的級聯(通過USB HUB進行外圍擴展),、可串連多達127個USB設備等優(yōu)點,。應用該協議可支持實時語音、音頻和視頻數據" title="視頻數據">視頻數據的傳輸,。?
本文針對高速數據傳輸需求,根據USB2.0的協議規(guī)范,利用VHDL語言實現符合該協議的功能控制器,在視頻壓解系統(tǒng)中使數據在PC與外設之間高速傳輸,。如圖1所示由視頻A/D采集的原始視頻數據,在Philips公司生產的TM1300專用視頻處理器中壓縮后,通過USB控制器送至PC機。PC機的數據通過USB控制器傳輸到TM1300,解壓后發(fā)送至視頻D/A,。?
?
?
1 控制器結構原理?
USB2.0控制器結構框圖如圖2所示?？刂破髦饕蓛蓚€部分組成,其一為與外設的接口,另一個是內部協議層邏輯PL(Protocol Layer)。內部存儲器仲裁器實現對內部DMA和外部總線對存儲器訪問之間的仲裁,。PL則實現USB的數據I/O和控制。?
?
?
接口有三種:一種是與微控制器" title="微控制器">微控制器之間的功能接口;一種是與單口同步靜態(tài)存儲器(SSRAM)之間的接口;另外一種是與物理層之間的接口,。這里符合UTMI(USB Transceiver Macrocell Interface)規(guī)范定義,。?
2 控制器實現 ?
控制器接口的信號框圖如圖3所示。存儲器采用標準的單口SRAM,其信號接口由32位數據線SRAM_DATA,、15位地址線SRAM_ADDR及讀寫信號(SRAM_WE和SRAM_RD)組成,系統(tǒng)所需SRAM的容量為215×32bit=128KB,。
?
?
而與微控制器之間的接口信號包括32位數據線DATA、18位地址線ADDR以及DMA請求和響應信號(DMA_REQ和DMA_ACK),。由于要支持到128KB,需要17位地址線,另外還需要一根地址線來選通SSRAM和USB控制器內部的寄存器,總共需要18根地址線addr[17:0],。定義如下:?
??? USB_RF_SEL <= addr[17];?
??? USB_MEM_SEL <= addr[17];?
第18位地址addr[17]為高時選擇緩沖存儲器,否則選擇內部寄存器。地址addr[16:2]直接用于存儲器SSRAM的地址,。?
2.1 UTMI接口?
UTMI接口信號包括:與發(fā)送數據相關的信號(TxValid,、TxReady等),與接收數據相關的信號(RxActive、RxValid,、RxError等)以及16位雙向數據線,。?
在物理層,該控制器需要一個外部的USB收發(fā)器" title="收發(fā)器">收發(fā)器(Transceiver),本文采用的是Philips公司的ISP1501芯片。該芯片用作USB2.0的模擬前端,從USB電纜來的差分信號進行反轉不歸零碼(NRZI)解碼和位解填充轉換成16位并行數據;反之,16位并行數據通過一個差分驅動電路經過串行化,、位填充和NRZI編碼輸出到USB電纜上,。ISP1501通過管腳MODE0和MODE1決定收發(fā)器的工作模式,共有4種工作模式:MODE[1:0]為“00”時,收發(fā)器處于斷開狀態(tài);為“01”時處于全速(Full Speed)模式(此時USB帶寬為12Mb/s);為“10”時是高速(High Speed)模式(此時USB最大" title="最大">最大帶寬是480Mb/s);為“11”時是HS chirp模式。?
UTMI接口通過譯碼MODE[1:0]來控制ISP1501在HS和FS之間轉變,。
??? If mode_hs=＇1＇ then? ?
???? ??? MODE<=＇10＇?
??? Elsif mode_hs=＇0＇ then? ?
???? ??? MODE<=＇01＇?
??? End if;?
2.2 協議層?
控制器的核心邏輯位于PL(Protocol Layer)模塊,負責管理所有USB數據I/O和控制通信,其結構如圖4所示,。?
?
?
DMA和存儲器接口提供隨機存儲器訪問和DMA操作。該模塊使PL和外部微控制器采用DMA方式訪問SSRAM,。當外部總線有訪問SRAM的請求時,且PL沒有請求訪問存儲器,控制邏輯如下:req,、ack分別對應外部總線和存儲器之間的請求和響應信號,din、addr和we分別是外部總線給出的數據,、地址和寫信號,mreq是內部DMA向存儲器發(fā)送的請求信號,mdin,、maddr和mwe分別是內部DMA給出的數據、地址和寫信號,。?
??? sel <= (req OR ack_r) AND (NOT mreq);?
??? if sel=＇1＇ then ?
? ??? ? sram_out<=din;?
???? ??? sram_adr<=addr;?
???????? sram_we <= req AND we,；?
??? else?
??????? sram_out<=mdin;?
??????? sram_adr<=maddr;?
??????? sram_we <= mwe；?
??? end if,；?
由控制邏輯可看出,內部DMA操作的優(yōu)先級比外部總線高,。?
協議引擎(Protocol Engine)處理所有標準的USB握手信號和控制通信。分組組裝器組裝分組并送入輸出FIFO,先組裝分組頭,插入適當的PID(分組標識)和校驗和,然后加入數據域,。分組拆裝器先解碼出PID和序列號以及校驗和,再從8位PID取低4位(或高4位取反)得到PID[3:0],通過USB2.0協議的PID類型定義譯碼出PID名,判斷是Token分組(OUT,、IN、SOF和SETUP)還是DATA分組(DATA0,、DATA1,、DATA2和MDATA)。?
Pid_Token<=pid_OUT OR pid_IN OR pid_SOF OR pid_SETUP,；?
Pid_DATA<= pid_DATA OR pid_DATA1 OR pid_DATA2 OR pid_MDATA,；?
如果是Token分組(格式定義如圖5所示),則將后續(xù)的16bit數據分別放入兩個8bit臨時Token寄存器token0和token1,然后取出分組中的7位地址,、4位端點號及5位CRC5校驗碼。?
?
?
Token_fadr<=token0[6:0];?
Token_endp<=token1[2:0] & token0[7];?
Token_crc5<=token1[7:3];?
對于特殊的Token須進行特殊的處理,本文實現的控制器只對SOF這一特殊Token進行操作,解出PID后的11位幀號及5位CRC5校驗碼,。?
Frame_no<=token1[2:0] & token0；?
Token_crc5<=token1[7:3];?
檢驗校驗碼是否出錯,如果出錯等待下一個Token,否則將地址,、端點號和幀號等放入相應寄存器,。Token類型如果是IN,則執(zhí)行組裝分組并發(fā)送分組;如果是OUT則拆卸接收到的數據分組。對于其他不支持的Token則視為錯誤處理:Pid_ERROR<= pid_ACK OR pid_NACK OR pid_STALL OR pid_NYET OR pid_PRE OR pid_ERR OR pid_SPLIT OR pid_PING;如果出錯則不進行Token的解碼,而等待下一個Token的到來,。?
如果是DATA分組,則緊接著PID的是最大載荷為1024字節(jié)的數據和16位CRC16校驗碼,。對數據的處理先寫入端點寄存器,然后通過DMA操作寫入SSRAM。下面詳細介紹端點寄存器和DMA操作,。?
2.3 端點操作?
數據的傳輸實際上通過端點(Endpoint)進行,控制器通過寫端點的寄存器來配置端點,該控制器最多可有16個端點,每個端點有相應的4個寄存器:Epn_CSR,、Epn_INT、Epn_BUF0和Epn_BUF1(這里n=0,、1,、2或3),其格式如圖6所示。本文使用addr[8:2]7根地址線來訪問這些寄存器,addr[8:4]用來選擇端點號,其值(16進制)從4到19分別代表Epn(n=0...15),。addr[3:2]指定寄存器類型:“00”代表CSR(Control Status Register);“01”代表中斷寄存器;“10”指向Buffer0;“11”代表Buffer1,。這兩個Buffer用來作臨時數據存儲,Buffer0和Buffer1分別作為專用的輸入/輸出緩沖器來提高USB的數據吞吐能力。雙Buffer能夠減少微控制器和驅動軟件之間的延遲,。其中端點的CSR寄存器指定端點的工作模式并且向控制器報告指定端點的狀態(tài),。Ep_CSR[31:30]必須初始化為“00”(最初使用Buffer0),通過讀這2位可以知道下次所要處理的緩沖器;為“01”時,指定Buffer1。Ep_CSR[27:26]和Ep_CSR[25:24]分別指定端點類型和傳輸類型,其類型編碼參見表1,。Ep_CSR[21:18]指定端點號,總共可以有16個端點,。Ep_CSR[15]時DMA使能位,為“1”時允許外部DMA操作,否則不允許DMA操作。
?
?
?
當控制器收到中斷時,讀中斷源" title="中斷源">中斷源寄存器(Ep_INT[6:0])來判斷中斷源和產生的原因,?？勺远x中斷源,如Ep_INT[2]定義為該控制器接收到不支持的PID而產生的中斷:Ep_INT[2]<=Pid_ERROR。Ep_INT[4]和Ep_INT[3]分別表示Buffer1和Buffer0的滿或空的狀態(tài)位,。?
Ep_BUF[31](標記緩沖器是否被使用過)在使用后被控制器置“1”,在清空或重填充該緩沖器后,控制器清除該位,。該位初始化時為“0”。Ep_BUF[30:17]指定緩沖器能容納的字節(jié)數,。Ep_BUF[16:0]是緩沖器的指針,裝載存儲器SRAM中數據的地址,。?
控制端點(Endpoint0)比較特殊,由于它既要接收也要發(fā)送數據,因此對于控制端點,Buffer0用于OUT緩沖器,Buffer1則是IN緩沖器,。從SETUP和OUT分組來的數據,寫入Buffer0,IN分組的數據則是從Buffer1中獲取。?
2.4 DMA操作?
DMA操作允許控制器與功能接口之間數據的透明傳輸,。一旦設置了DMA操作,則不需要微控制器的干預,。每個端點有一對DMA_REQ和DMA_ACK信號。當CSR寄存器中DMA使能信號位(Ep_CSR[15])被置位時,USB控制器使用DMA_REQ和DMA_ACK這兩個信號來進行DMA的流控制,。當緩沖區(qū)有數據或為空需要填充時發(fā)送DMA請求信號DMA_REQ,每傳輸4字節(jié),響應一個DMA_ACK信號,。?
由于USB2.0協議定義的事務操作以8bit為單位,因此完成一次32bit的DMA操作需要進行4次寫8bit。內部DMA采用高效的One-hot狀態(tài)機設計方法,狀態(tài)轉換如圖7所示,。當需要將接收到的數據存儲到SRAM(rx_dma_en=1)時進入WAIT_MRD狀態(tài),在該狀態(tài)選中一個臨時數據寄存器,并向存儲器發(fā)送請求信號mreq,從存儲器中預取4字節(jié)(當接收到的數據少于4字節(jié)時,保證有4字節(jié)的數據寫入存儲器)到該寄存器中,然后進入MEM_WR狀態(tài),。當PL的分組拆裝器接收到1字節(jié)數據時,將該字節(jié)寫入臨時存儲器,轉入下一狀態(tài)MEM_WR1;當分組拆裝器沒有數據給DMA仲裁器時則進入MEM_WR2狀態(tài),在此狀態(tài)將臨時存儲器中的數據寫入SRAM,然后回到IDLE狀態(tài)。在操作過程中,使用計數器adr_cb對傳輸字節(jié)數進行計數,通過adr_cb[1:0]的值標識當前傳輸的是32bit中的哪個字節(jié),。計數器sizu_c每接收1字節(jié)數值加1,。?
?
?
在需要讀取SRAM中的數據(tx_dma_en=1)時,DMA仲裁器由IDLE狀態(tài)進入MEM_RD1狀態(tài),讀取4字節(jié)數據到發(fā)送緩沖區(qū)中,然后進入狀態(tài)MEM_RD2,再讀4字節(jié)進入狀態(tài)MEM_RD3,這8字節(jié)輪流使用Buffer0和Buffer1緩沖區(qū):? ?
??? if ((NOT adr_cb[2]) AND? mack)?
??? ?? then Buffer0<=SRAM_DATA_I;?
??? elsif (adr_cb[2]? AND? mack)?
??? ?? then Buffer1<=SRAM_DATA_I;?
??? end if;?? ?
??? 在MEM_RD3狀態(tài)判斷是否還需要讀下一個數據,如果需要再進入狀態(tài)MEM_RD2,否則在傳輸完所有字節(jié)后,返回到IDLE狀態(tài)。在發(fā)送數據過程中,使用14bit計數器sizd_c決定傳輸字節(jié)數,取自Ep_BUF[30:17],每發(fā)送1字節(jié)數據,它的值減1,。在圖7中的各個狀態(tài)中,由于超時,、CRC校驗錯誤或得到的數據發(fā)生錯誤時,PE產生的Abort信號會使當前狀態(tài)都回到IDLE。?
??? 文中闡述了USB2.0功能控制器的一種實現方案,。其VHDL語言實現代碼,已在XILINX公司的FPGA Virtex XCV300-6fg456中通過了Xilinx ISE的仿真,、綜合及布局布線。FPGA的規(guī)模是32萬門,1536個CLB(可配置邏輯單元),。該控制模塊占用2050個Slice(66%),使用了1697個Slice觸發(fā)器(27%)和3047個4輸入LUT表(49%),。整個FPGA的速度可達到56.870MHz,完全滿足視頻數據的高速傳輸(對32bit數據操作,達到480Mb/s的速度時鐘只需15MHz)。該方案實現的控制器便于修改且易于實現,可作為一個功能模塊嵌入到SOC中,可使不同情況最大限度地靈活設計片上系統(tǒng),。?
參考文獻?
1 Universal Serial Bus Specification Revision 2.0. 2000,；4?
2 USB Function IP Core Rev.1.5. Rudolf Usselmann. 2002；1?
3 USB 2.0 Transceiver Macrocell Interface Specification Version 1.05. 2001,； 3?
4 Xilinx,， Inc.， ISE 4 User Guide,， 2001?
5 ISP1501 Data Sheet. Philips Semiconductors,， 2000； 7