0 引言
    虛擬儀器LabVIEW目前已廣泛應用于測試領域，出發(fā)點和歸宿是“軟件化的真實儀器”,。LabVIEW同時又是一個優(yōu)秀的仿真系統,，但真正處于仿真目的使用的并不多見，本文提出數字“虛擬芯片”概念,，并基于LabVIEW實現仿真運用,。
    所謂“虛擬芯片”，是在充分利用LabVIEW圖形化語言風格和強大信號處理功能的基礎上,，設計具有一定顯示界面的虛擬輸入／輸出端子,、能完成相應的數字邏輯運算功能或數字信號處理功能的計算機程序，也就是LabVIEW的VI,。應當說這是新時期數字邏輯電路設計,、實驗或教學的一種新舉措，基于LabVIEW的數字虛擬芯片和原理圖設計與其他仿真系統相比,，不但有自身的特點,，也是對虛擬儀器系統LabVIEW應用新領域的拓展和補充。

1 基于LabVIEW實現虛擬數字邏輯電路仿真的可行性及優(yōu)點
    由前面板實現數字電路的各種控制和顯示,，由程序流程圖實現數字電路的邏輯運算功能,，是基于虛擬儀器LabVIEW進行數字邏輯電路仿真設計的基礎。LabVIEW的前面板提供了大量數值,、布爾控件,。后面板提供了大量的函數模塊,，使用這些函數可以很方便地調用或設計出各種門電路、編碼器,、譯碼器,、運算器、存儲器,、觸發(fā)器,、定時器、ADC／DAC等數字電路設計中常用的器件模塊,。在數字電路中,，高電平和低電平2種邏輯狀態(tài)可用前面板中的布爾控件提供；而電路設計中的各種模擬量可以用各種數值型控件及函數信號發(fā)生器產生和提供,?；贚abVIEW實現虛擬數字邏輯電路的可行性及優(yōu)點，還表現在以下幾方面：
    (1)可充分使用LabVIEW強大的輸入／輸出控件資源
    (2)LabVIEW中的圖形化語言風格適合數字電路的邏輯圖構建：
    布爾控件圖標與數字邏輯門電路符號相近,；圖形化的G語言風格適合邏輯圖的連接,。
    (3)可開發(fā)通用或專用的數字虛擬芯片庫(模塊庫)
    (4)LabVIEW虛擬儀器可實現與外部數據的交換

2 基于LabVIEW的數字虛擬芯片設計方法
    下面從一個有異步復位、置位端子的虛擬觸發(fā)器單元設計開始,，以LabVIEW中邏輯運算VI作為虛擬“門電路”單元,，構建通用數字邏輯芯片、計數器74160虛擬“芯片”,，討論并實現該虛擬芯片的仿真應用,。
2．1 具備異步復位、置位端的虛擬觸發(fā)器設計
    低電平有效的異步置位,、復位功能的虛擬JK觸發(fā)器特性方程可表示為：
   
當滿足約束條件RD+SD=1,，即RD、SD不同時為有效電平(邏輯值0)時,，這2個端子可作為異步置位端(SD)和異步復位端(RD),，即有：
   
    使用過程中應當注意滿足約束條件(當RD+SD=O時，始終有QN+1=O),。
    根據式(1)構建的低電平有效的異步置位,、復位功能的JK觸發(fā)器LabVIEW后面板如圖1所示，其異步置位,、復位端動作不受同步CP控制,，直接實現操作(觸發(fā)器狀態(tài)直接被置位或復位)。為實現CP輸入下降沿有效的動作方式,，程序中引入了條件結構控制,。當無有效CP邊沿輸入時，輸入觸發(fā)器端子的數據是J=K=“false”,，等價于J=K=0,，觸發(fā)器處于保持狀態(tài),；只有當有效CP下降沿輸入時，觸發(fā)器才接收輸入控件J,，K的數據,，實現相應的動作。圖1中左下角部分程序就是實現CP下降沿輸入有效的控制程序部份,。

    定義圖1中VI的各輸入,、輸出端子，編輯好相應的VI圖標,，將其保存為一獨立VI文件,，最后得到對應的VI圖標及連線如圖2所示,。這樣的VI圖標即可看作一個虛擬觸發(fā)器,。

    圖2中2個圖標為同一VI在LabVIEW中的2種不同顯示方式，且2個圖標為同一VI分別以不同文件名保存的2個文件,。(程序完全相同)
2．2 基于虛擬JK觸發(fā)器及LabVIEW虛擬“邏輯門”構
    虛擬儀器LabVIEW中的邏輯運算VI,，可以完成各種基本邏輯運算，在仿真數字邏輯電路時可當作虛擬的“門電路”直接使用,，部份圖標如圖3所示,。
    集成計數器74161的內部邏輯圖如圖4所示。

    它是4位二進制同步加法計數器,，有異步清零,、預置數端子和兩個使能控制端子，各端子的含義如下：
    (1)RD：異步清零端,，低電平有效
    (2)LD：預置數使能控制端,，低電平有效
    (3)預置數據輸入端：A、B,、C,、D
    (4)CP；時鐘輸入端,，上升沿有效
    (5)狀態(tài)輸出端：QA～QD
    (6)RCO：進位輸出
    74161的邏輯功能：
    (1)異步清零功能：當RD=0時,，不管其余輸入端狀態(tài)如何，計數器均被置零,，且不受CP控制,，故稱為“異步清零”。
    (2)同步并行預置數功能：當RD=1且LD=0時,，每一個有效CP都將A,、B、C,、D輸入端的數據傳送至QA～QD狀態(tài)端子接收,。
    (3)狀態(tài)數據保持功能：當RD=LD=1,，且ET·EP=0時，無論CP有無,，計數器處于保持狀態(tài)(QA～QD保持不變),。保持狀態(tài)分2種情況：
    EP=0，ET=1：進位輸出RCO保持不變,；ET=O,，無論EP為何值，進位輸出RCO=0,。
    (4)計數功能：當RD=LD=EP=ET=1時,，電路處于正常的加法計數狀態(tài)。
    根據74161邏輯圖,，編制相應的LabVIEW后面板,，結果如圖5所示。從圖5中可以看出,，對應很好,。

    保留并定義所有輸入端和輸出端子，編輯圖標,，將程序保存為子VI,，稱之為虛擬74161芯片，其VI圖標及連線端口如圖6所示,。

    下面討論虛擬芯片74161設計及應用,。
    運用1片74161及LabVIEW系統中的邏輯運算VI(相當于虛擬門)圖標直接連接，構建一個14進制計數器,，實驗后面板(虛擬邏輯圖)如圖7所示,。

    圖7所示后面板中用一片74161虛擬芯片，基于74161置數歸零法來實現14進制計數功能(帶進位輸出),。計數容量為0000～1101,，置數控制端輸入取。
    相應的實驗前面板如圖8所示,。計數狀態(tài)設置為RD=EP=ET=“True”,，相當于邏輯1，可從CP控件手動輸入計數脈沖實現計數并實驗,。圖中顯示為計數至1101時,，進位輸出為1的狀態(tài)。當下一個CP到來時,，則全部清零重新計數,。

    仿真實驗的結果表明，虛擬74161具有實際電路芯片相同的邏輯功能。

3 時序虛擬芯片設計應注意的關鍵問題
    對于組合邏輯,，只須按邏輯圖直接進行連線即可,，但對于時序邏輯，應當注意下述問題：
    (1)需要將狀態(tài)數據緩存時,，應當在數據傳遞過程中使用反饋節(jié)點或移位寄存器,。
    (2)任一觸發(fā)器或時序芯片單元，在同一虛擬電路中不能重復使用(調用)文件名相同的同一子VI程序,。
    原因是當調用某時序子VI時,，其保存的狀態(tài)數據將發(fā)生變化，從而導致用到同一VI的其他經程序單元狀態(tài)數據發(fā)生不可預知的錯誤,。即虛擬電路中使用的任一時序單元對應的子Vl都應當保證是惟一的獨立(子)程序,，要多次使用就必須分別以不同文件名保存后再分別調用。

4 結語
    將虛擬儀器的強大功能應用于數字邏輯電路的仿真,，在虛擬儀器系統中構建各種虛擬“芯片”,，并以此作為虛擬“元件”，可進一步“搭建”各種虛擬“數字電路”,。虛擬儀器應用于數字電路的仿真技術,，可以高效快捷地設計數字電路的原理圖,、分析數字電路的邏輯功能及開展基于虛擬儀器的數字電路實驗,、教學，同時還能拓展虛擬儀器新的應用領域,。