微電子學的發(fā)展徹底改變了計算機的設計：集成電路技術增加了能夠安裝到單個芯片中的元器件數目及其復雜度,。因此,，采用這種技術可以構建低成本、專用的外圍器件,，從而迅速地解決復雜的問題,。
        大規(guī)模集成電路（VLSI）技術明確地指出：簡單和規(guī)則的互連導致廉價的實現方式以及高密度,，而高密度能夠實現高性能和低開銷。有鑒于此,，我們致力于設計并行的運算法則,，其擁有簡單且規(guī)則的數據流。我們也致力于將流水線技術作為在硬件中實現這些算法的通用手段,。借助于流水線技術,，輸入和輸出之間的處理可以同時進行，因此,，總的執(zhí)行時間變得最小,。在流水線的每一階段上，采用流水線技術外加多處理技術能夠獲得最佳的性能,。在下面,，我們要論證一個微處理器陣列能夠借助流水線矩陣計算，使得速度得到最佳的提升,。圖1是一個脈動陣列的簡單例子,。在這種結構下有兩個輸入向量陣列，z和x,。處理單元有一個值,，通常是根據定義在單元內的運算法則而得到的結果。其輸出是一個向量,， 。

　　圖1中的脈動陣列的輸出可以被簡單地表示為向量矩陣關系：

　　它顯示了如何采用一對

脈動陣列來解決在很多信號處理情形 下出現的線性最小二乘問題,。主陣列（三角形的）常用來實現Givens旋轉法 的流水線序列,，其通過歸一化變換到上三角形，從而減小數據矩陣 ,。
　　重要的實時應用的數量在增長,，尤其在無線通信領域，要求系統(tǒng)在出現強干擾的情況下可靠地工作,?；诖a分多址（CDMA）技術的現代無線通信系統(tǒng)由于多路徑衰減、多址干擾（MAI）,、碼間干擾（ISI）這三個主要因素造成容量和性能上的限制,。克服這些困難的常用方案是采用發(fā)射功率控制,、錯誤控制編碼以及典型地基于傳統(tǒng)耙狀接收機的多種技術,。耙狀接收機的性能由于快速時變通道的出現而大打折扣，這些快速時變通道在實際的移動無線通信系統(tǒng)中是很常見的,。有兩種干擾與用于CDMA下行線的耙狀接收機有關：一種是指間干擾（IFI）,；另一種是多址干擾（MAI）,。這兩種干擾都是由于無線通道的頻率選擇引起的。當采用耙狀接收機時,，IFI和MAI會使CDMA系統(tǒng)的容量受到限制,。
　　改善CDMA傳輸的性能需要抑制IFI和MAI。當延遲擴散較大時,，可以通過信道均衡,，將頻率選擇性衰減信道轉換為頻率非選擇性衰減信道。這樣,，基于自適應規(guī)則的均衡接收機似乎是一個有效的CDMA接收機,。它通過復原正交擴頻碼來恢復發(fā)送的數據，從而抑制了IFI和MAI,。自適應的最小均方（LMS）法和遞歸最小二乘（RLS）法迭代地計算時變信道,。借助相對較短的存放數據的緩沖器，它們具有較短的處理延時的優(yōu)點,。RLS算法注重回溯到初始態(tài)的所有信息,，根據到達的新數據更新加權向量的估計值。由于收斂性較好,，因此RLS優(yōu)于LMS,。另外，如果自適應算法發(fā)散,，或者收斂緩慢,，它將很難實現對IFI和MAI的抑制，而這是均衡接收機非?；镜哪繕?。另一方面，RLS算法需要在信號保持期間進行大量的運算,，而這不是一個實際的無線電系統(tǒng)所期望的,，因為簡化是降低成本的關鍵所在。在改進RLS濾波器的數字特性情形下,，引入通過QR分解（QRD）得到的輸入矩陣的直角三角形,。這樣的一個三角形化過程可以通過一系列的Givens旋轉法來實現，這種做法常被用來在基于樣本為單位的原理上實現QR的更新,。
　　采用Givens旋轉法的QRD-RLS算法的一種有效的并行三角形脈動處理器陣列的實現方法已經問世 ,。一個統(tǒng)一的周期性時鐘控制著這個脈動陣列，它執(zhí)行平面旋轉以消除輸入信號矩陣的一些元素,。通常,，旋轉角度的計算需要對開方、乘法和加法運算求逆。這種方法稱作基本的Givens旋轉法,，但存在自由的Givens平方根 ,。CORDIC算法也可以僅僅采用二進制的移位和加法來實現，但是由于需要定標,、更多的迭代以及計算中可能的不穩(wěn)點而增加成本,。圖2舉了一個常規(guī)的CDMA系統(tǒng)的例子。作為比較,，圖3展示了一個構建出的RLS自適應均衡器,。

 　　RLS的目的是在每個采樣時間 計算復數的權重向量，從而減小殘值向量的模,。

　　這里 是一個復數或觀測值,， 是想要得到的復數向量，它要在同一時刻立即估計出來,。包含在計算中,、但沒有明確地表示出來的是一個指數型的權重因子（遺忘因子），它以累進的方式極大地加權于舊的數據上,。這一加權可以通過優(yōu)于實際乘法運算的二進制移位方式來實現,。在圖4中，主三角形陣列ABC通過實行式（2）的QRD變換將數據矩陣 轉換為一個上三角形矩陣 ,。

 是一個酉矩陣,，它由一系列的Givens旋轉產生。圖4中的圓形物體是旋轉（邊界）處理器單元,，方形物體是向量化（內部）的處理器單元,。旋轉單元計算適當的角度旋轉參數，并將它傳遞到向量化處理單元,。類似的,，在最小二乘處理器陣列單元的右列DE，估計并存儲由式（3）所 定義的向量 ,。

　　優(yōu)化權重向量由式（4）給出。

　　每個旋轉和向量化處理單元都有一個定義過的算法來實現特定的系統(tǒng),，如圖1所示,。該系統(tǒng)可以有一個定義過的結構來處理RLS或者經過構建來處理用于自適應天線波束賦形技術中的最小方差無畸變響應（MVDR）算法。注意圖4中的每個單元必須等到輸入向量 完全消失后才能更新它所存儲的數值,。這個過程也許理所當然的是流水線式的,。需要牢記的是，當處理復數時,，旋轉首先必須使虛部為零,，然后再次旋轉使剩余的實部為零。注意單元的最后一列類似傳統(tǒng)的耙狀接收機的一個接收分支。

　　圖4中的脈動陣列以高度的流水線方式運行,。計算的波陣面以信號接收的速率傳播,。在所要的信號 不可知的情況下，采用"先驗"的估計方法,。在此情形下,， 反饋作為 的輸入。鑒于此反饋回路,，無法實現完全的流水線方式,。然而，處理陣列的列可以進行流水線計算,，而行則不行,。這樣的脈動陣列實現方式的一個重要的潛在優(yōu)點是它的能效。能耗在開發(fā)用于無線系統(tǒng)的干擾抑制算法中至關重要,。在集成電路中,，能耗是門速度的遞增函數 。大的并行脈動陣列處理方式能夠在不相應地降低算法的更新速度的前提下,，使得單個門的速度大大下降,，這樣就達到了高能效的目的。

　　采用Givens旋轉的算法可以取得出色的數字性能,，它可以使用縮短字長的算法有效地在ASIC和FPGA中實現,。字長必須足夠使權重的計算達到一定精度，從而徹底地消除干擾,。對于FPGA來說,，它的結構需要針對字長進行參數化，并且要包含屬性以便提供布局信息,，從而在可預知時序的前提下,，實現非常密集的布局。
　　FPGA技術的發(fā)展速度令人震驚,。最新的FPGA提供了一種無需采用ASIC就可以達到自適應系統(tǒng)所需的性能的方法,。例如DRAM，它們充分利用了當今制造工藝所提供的大量晶體管,，它們能夠用來完成合適的并行運算,。另外，諸如LatticeECP系列的FPGA現在已經集成了DSP模塊,，可以用硬件方式實現乘法,、加法以及乘法累加（MAC）等功能。因此,，利用這種技術進步和結構優(yōu)化,，極有可能取得大大超越現有結構的性能。