對大型人工建筑(如隧道、橋梁,、大壩,、國防工程等)進行長期的自動化變形觀測非常重要。掌握這些建筑的變形動態(tài),，可以及時發(fā)現(xiàn)隱患,，避免重大損失，還可以積累觀測數(shù)據(jù),，為新的工程提供經(jīng)驗,。
　　目前，自動觀測方法可供選擇的手段有限,，且各有優(yōu)缺點,。就激光接力觀測方法而言，PSD器件價格較高是限制其應用的重要因素之一,。針對大多數(shù)建筑變形觀測要求精度高,、采樣頻率較低的現(xiàn)實情況，本文采用離散型COMS圖像傳感器和SAA7113視頻解碼器設計了一種基于激光接力觀測方法的嵌入式多維位移觀測系統(tǒng),，有效降低了成本,。同時為了兼顧精度與速度性能，采用閾值法與重心法結合確定光束中心位置,，可使測量誤差在5μm以內(nèi),，滿足了大多數(shù)建筑變形位移測量的要求。
1 數(shù)據(jù)采集的實現(xiàn)
　　用COMS圖像傳感器作為光斑位置傳感器,，把毛玻璃屏,、物鏡、COMS傳感器組裝在一起構成數(shù)據(jù)采集系統(tǒng),。光束在毛玻璃屏上形成漫射光斑,，光斑經(jīng)過物鏡在傳感器像面上成一像點。COMS傳感器將獲取的圖像以PAL制式的模擬視頻格式輸出到數(shù)據(jù)采集系統(tǒng)進行處理,。

2 數(shù)據(jù)處理系統(tǒng)的硬件設計
　　數(shù)據(jù)處理系統(tǒng)結構如圖1所示,。系統(tǒng)由中央處理器模塊、數(shù)據(jù)采集模塊" title="數(shù)據(jù)采集模塊">數(shù)據(jù)采集模塊和通信模塊等組成,。中央微控制器選用Philips公司的ARM微處理器LPC2214,。數(shù)據(jù)采集模塊選用專業(yè)視頻解碼器SAA7113把PAL制式的模擬數(shù)據(jù)經(jīng)過A/D" title="A/D">A/D轉(zhuǎn)換器轉(zhuǎn)換成8位數(shù)字格式存儲在存儲器內(nèi)，存儲器地址由地址發(fā)生器產(chǎn)生。當采集完1幀數(shù)據(jù)后,，微處理器對存儲器中的數(shù)據(jù)進行重心計算,，并把計算結果通過通信接口傳輸?shù)街骺赜嬎銠C。通信接口有一個串口,、一個網(wǎng)口和一個無線接口,，可根據(jù)需要選用。
2.1 數(shù)據(jù)采集模塊內(nèi)部接口設計
　　數(shù)據(jù)采集模塊內(nèi)部電路連接如圖2所示,。SAA7113是Philips公司的一款高集成度視頻A/D芯片,，其功能是將輸入的一路復合視頻信號采樣作A/D變換，通過8位數(shù)據(jù)總線輸出變換結果,，同時輸出相應的各種同步,。它支持多種視頻信號的輸入及數(shù)據(jù)輸出格式，可通過其I²C接口對芯片內(nèi)部電路進行控制,。對SAA7113的控制主要包括：對輸入模擬信號的預處理,，色度和亮度的控制，輸出數(shù)據(jù)格式及輸出圖像同步信號的選擇控制等,。本系統(tǒng)主要針對灰度圖像進行識別處理,，只需采集圖像的8位灰度值即可。本設計將數(shù)據(jù)輸出格式設置為YUV 4：2：2格式和CVBS格式均可,。

　　SAA7113的實時信號輸出管腳RTS0和RTS1是多功能復用管腳,，根據(jù)不同的系統(tǒng)要求，通過對子地址寄存器SA12寫入不同的控制字可將兩輸出管腳配置為行同步,、幀同步,、奇偶場同步等不同信號。本系統(tǒng)將SA12子地址寄存器設置為0xA7,，這樣設置后,，RTS0輸出為水平參考輸出信號，RTS1輸出為奇偶場同步信號,。同時,，SAA7113還可輸出行鎖定系統(tǒng)時鐘LLC，時鐘頻率為27MHz（即周期為37ns）,。該信號是像素時鐘的二倍,，即像素時鐘頻率為13.5MHz。
　　地址發(fā)生器由兩個12位二進制計算器74LV4040級聯(lián)組成,，存儲器選用256KB的靜態(tài)RAM存儲器IS61LV2568，即可滿足一幀圖像像素存儲的需要,。SAA7113與地址發(fā)生器74LV4040及存儲器IS61LV2568的連接如圖2所示,。地址發(fā)生器CP端輸入信號由SAA7113的行鎖定系統(tǒng)時鐘LLC腳、水平參考輸出信號RTS0腳和微處理器P0.17腳的與非產(chǎn)生，時間延遲為8ns,，在信號的下降沿計數(shù)器計數(shù)產(chǎn)生相應地址,。微處理器P0.17控制一幀圖像數(shù)據(jù)采集的開始與結束，RTS0控制一行圖像數(shù)據(jù)采集的起止,，通過子地址寄存器SA06和SA07可以設置水平參考輸出信號的開始和截止像素,。計數(shù)器的最低位Q0與存儲器的輸入使能端WE相連，在WE的上升沿將數(shù)據(jù)線上的數(shù)據(jù)存入到Q1～Q19產(chǎn)生的地址中,。計數(shù)器的時間延遲為12ns,，所以Q0的時間延遲為12ns，級聯(lián)的地址發(fā)生器產(chǎn)生地址的時間延遲為24ns,，時序圖如圖3所示,。

2.2 LPC2214與數(shù)據(jù)采集模塊的接口設計
　　LPC2214是基于支持實時仿真和跟蹤的16/32位ARM7-TDMI-S^TM CPU的微控制器，并帶有256KB嵌入的高速片內(nèi)Flash存儲器和16KB的片內(nèi)RAM,，能夠完成軟件代碼的存儲與運行,。LPC2214的引腳連接模塊可以使同一個引腳具有多種功能，即引腳復用,。此功能使得LPC2214的通用I/O" title="I/O">I/O（即GPIO）引腳多達76個,，并且絕大多數(shù)GPIO為真正的全雙向I/O口，可以獨立控制每一根I/O口線的輸入和輸出,。絕大多數(shù)GPIO的輸出為推挽輸出,，可以獨立控制每一根I/O口的輸出狀態(tài)。LPC2214與數(shù)據(jù)采集模塊的電路連接如圖4所示,。