7 月 16 日消息,，《韓國經(jīng)濟新聞》(hankyung) 昨日報道稱,，三星電子已決定在下代 HBM 內存 —— HBM4 中采用自家 4nm 工藝打造邏輯芯片。

注：此處邏輯芯片指 Logic Die,，SK 海力士稱基礎裸片 Base Die,，美光稱接口芯片 Interface Die。結構參見美光下圖：

層層堆疊的 DRAM Die 內存芯片為 HBM 內存提供容量,；而 Logic Die 則是 DRAM 堆棧的控制單元,，還負責通過互連層與處理器上的內存接口通信，也是 HBM 內存的重要組成部分,。

傳統(tǒng)上,，存儲廠商通常自行采用存儲半導體工藝生產(chǎn) HBM 內存的 Logic Die，流程更為簡便,。但來到 HBM4 世代后,，Logic Die 需要支持更多的信號引腳、更大的數(shù)據(jù)帶寬,，甚至還要承載部分客戶定制功能,。

因此存儲廠商轉而選擇與邏輯晶圓廠合作，用邏輯半導體工藝生產(chǎn) HBM4 用 Logic Die,。

此前就有消息傳出,，臺積電將采用 7nm 工藝為 SK 海力士代工 HBM4 的基礎裸片,。

▲ 三星電子目前最先進的 HBM3E 12H 內存

三星電子存儲部門此番采用自家 4nm 工藝打造邏輯芯片,，一方面可提高 HBM4 內存綜合能效,，提升產(chǎn)品競爭力；另一方面,，更為精細的 4nm 工藝也為各種定制功能的導入留出了更多空間,。

不僅如此，此舉也可為兄弟單位 LSI 部門提供一份規(guī)模不小的訂單,。

對于三星電子存儲部門來說,，在產(chǎn)品中導入 LSI 部門的先進工藝并非沒有先例：其面向 OEM 端的消費級固態(tài)硬盤 PM9C1a 也配備了 LSI 部門代工的 5nm 主控。