《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 其他 > 基于CPLD控制的直流固態(tài)功控系統(tǒng)

基于CPLD控制的直流固態(tài)功控系統(tǒng)

2020-07-17
來源:與非網(wǎng)

  1、引言

  隨著電子技術和計算機技術的迅猛發(fā)展,國內(nèi)開展先進飛機配電系統(tǒng)研究的技術手段已比國外八十年代好得多,, 對固態(tài)功控系統(tǒng)研究,就是基于目前飛機配電系統(tǒng)的發(fā)展應運而生的,,目前市場上的均為單開關結構,最近多開關的 SSPC 組已經(jīng)處于研發(fā)之中,,SSPC 組共享大規(guī)??刂菩酒蛇M一步提高功率密度和擴展功能?,F(xiàn)在國外對進行研究的公司有美國的印和立奇等,國內(nèi)對的研究處于工程樣機階段,。

  2,、系統(tǒng)總體結構框圖

  如圖 1 所示,每路 SSPC 取樣電阻上的電壓經(jīng)過調(diào)理電路和低通濾波器以后,,送到 4 通道 A/D 轉(zhuǎn)換器的一個模擬輸入端,,A/D 轉(zhuǎn)換器的數(shù)據(jù)輸出端、狀態(tài)信號和控制信號分別接到 CPLD 的 I/O 引腳,,便于程序控制 A/D 轉(zhuǎn)換器的動作,。CPLD 另外的 I/O 口可以配置為 MOSFET 的開關命令輸出口線、SSPC 的狀態(tài)輸出口線和與上位機相連的控制命令輸入口線;CPLD 自身提供的 JTAG BST 電路,,可以方便的測試系統(tǒng)內(nèi)部器件之間的連接和檢驗器件的操作,。

1.jpg

  3、硬件設計

  3.1 邏輯控制器件

  根據(jù)設計要求,,需要集成多個 SSPC 在一塊電路板上,,如果完全用分離元件來實現(xiàn),數(shù)字電路的體積相當龐大,,因此我們采用復雜可編程邏輯器件 -CPLD,。ALTERA 公司的可編程邏輯器件在工業(yè)界是最快和最大的,該公司的 PLD 器件不僅具有 PLD 的一般優(yōu)點,,而且還有如下一些優(yōu)勢:高性能,、高集成度、價格合理、開發(fā)周期較短和利于編程,。

  根據(jù)軟件所需要的資源,,邏輯主控芯片采用 ALTERA 公司的 MAX3000A 系列芯片中的 EPM3256ATC144-10,相對于 MAX7000 系列,,MAX3000A 系列的 I/O 電壓為+3.3V,,而 MAX7000 系列的 I/O 電壓為+5V,一般來說,,對于控制信號的輸出,,+5V 電壓可靠性高些,但是低電壓,、低功耗是以后的發(fā)展趨勢,,并且也利于以后的換代產(chǎn)品的設計,而對于可靠性的考慮可以通過加強外圍電路的設計來達到系統(tǒng)設計的要求,。

  3.2 電力 MOSFET 的驅(qū)動電路

  控制命令經(jīng)過光耦隔離輸出后,,接到比較器 LM311 的正相輸入端,比較器的反相輸入端輸入的是參考電平 Vref,,取 Vref=3V,。當 DRV_SSPC1=1 時,光耦輸出高電平,,比較器正相輸入端電壓大于反相輸入端電壓,,比較器輸出 DRC_OUT 為高電平:當 DRV_SSPC1=0 時,光耦輸出低電平,,比較器正相輸入端電壓小于反相輸入端電壓,,比較器輸出 DRC_OUT 為低電平;比較器的輸出端接低值電阻 R30,目的是與電力 MOSFET 的 G 極和 D 極間寄生電容構成一定時間的阻容延時,,保證 MOS 管的導通時間不至于太快或太慢,,減小寄生振蕩,該電阻值應隨被驅(qū)動器件額定電流值的增大而減小,。

2.jpg

  3.3 信號采集電路

  1,、模擬量采集電路。信號采樣,!調(diào)理的方塊圖如圖 3 所示,。模擬信號經(jīng)過隔離電路,得到取樣電壓,,經(jīng)過一定比例的放大,,通過跟隨器進行阻抗匹配,最后經(jīng)過濾波處理,,濾去信號中的交流分量,,得到的信號就可以送到 A/D 轉(zhuǎn)換器的模擬輸入端,。

3.jpg

  需要模數(shù)轉(zhuǎn)換的模擬電壓信號為直流電壓信號,范圍大概在 0V-7V 之間,,由于 SSPC 在電路中是用來作為負載的一個開關保護措施,, 因此,要求其動作時間盡可能的快,,細化到電路的每一個環(huán)節(jié),,就要求 A/D 轉(zhuǎn)換器的轉(zhuǎn)換時間盡量小,在 A/D 的轉(zhuǎn)換精度和轉(zhuǎn)換時間之間權衡,,得出一個折中的方案,。經(jīng)過對比,采用 AD 公司的 12 位的 A/D 轉(zhuǎn)換器 AD7874,,這是一款 4 通道同時采樣,,12 位快速低功耗的 A/D 轉(zhuǎn)換器,內(nèi)部包括一個 12 位高速模數(shù)轉(zhuǎn)換器,、片上時鐘和四個采樣 / 保持器,。這樣,避免了四個輸入通道共享一個采樣 / 保持器所帶來的問題一通道間采樣出現(xiàn)相位差,。

  2,、開關量采集電路。開關量主要有兩個:表示負載狀態(tài)的 STA_LOAD 和表示電力 MOSFET 狀態(tài)的 STA_SSPC,。規(guī)定:當負載的電流大于 SSPC 額定電流的 15%時,,表示負載狀態(tài)的開關量 STA_LOAD 為低(0);當 MOSFET 處于導通狀態(tài)時,表示 MOSFET 開通關斷狀態(tài)的開關量 STA_SSPC=1,。通過對 CPLD 采集到的 A/D 通道的數(shù)據(jù)進行判斷:當 i_load 大于負載電流的 15%時,表明負載導通,,置 STA_LOAD0;當 i_load 小于負載電流的 15%時,,表明負載不工作,置 STA_LOAD 為 1,。STA_LOAD 通過 CPLD 的 I/O 口輸出,。

  3、I/O 驅(qū)動與隔離電路設計,。CPLD 與外圍器件接口時,,應考慮驅(qū)動能力,在中間添加驅(qū)動器和隔離器件,,以保護 CPLD 不受損害,。因為比較器是 12V 供電,所以出來的狀態(tài)量信號為 12V 信號,,而邏輯判斷模塊的 CPLD 是 3.3V I/O 供電和 2.5 V 內(nèi)核供電,,因此對 SSPC 狀態(tài)信號的采集和控制信號的輸出都需要經(jīng)過電平轉(zhuǎn)換和電氣隔離,,具體采用光耦隔離的方式,既實現(xiàn)了電氣隔離,,又實現(xiàn)了電平轉(zhuǎn)換,。當控制信號從 CPLD 輸出時,因光耦的驅(qū)動電流相對較大(20mA 左右),,如果直接從 CPLD 輸出來驅(qū)動,,就會使 CPLD 因電流太小而無法驅(qū)動,因此實際中采用六通道反相器 74HC04 來做光耦前一級的驅(qū)動,。而對輸入 CPLD 的信號,,因為是從光耦輸出來的,電流一般不大(Ic《5mA ),,所以可以不用反相器來驅(qū)動,。

  3.4 電源電路

  在目前的實驗系統(tǒng)中,SSPC 的供電由市電經(jīng)變換得來,。它所使用得電源種類較多,,包括 2.5V, 3.3V,, +5V,,-5V, 12V 等,。其中,,2.5 V 為 CPLD 核心所使用的電源,CPLD 的 I/O 引腳需要使用 3.3V 的電源,,+5 V 電源用于一些外設器件和參考標準,,12V 電源主要用于運算放大器和比較器。3.3V 和 2.5V 電源都是由 5V 電源變換得到的,。5V 和 12V 則采用了 ANSJ 公司生產(chǎn)的 AC/DC 電源??斓玫剑@類電源使用簡單,,具備高功率,、高效率、寬輸入范圍,、低噪聲,、可靠及應用簡易等優(yōu)點,且結構緊密,,具有優(yōu)良的輸出編程和低待機損耗等特性,,具備輸出過壓保護及過溫關機功能。圖 4 是 5V 轉(zhuǎn) 2.5V 和 3.3V 的電源電路,,采用了輸出電壓連續(xù)可調(diào)的器件 LM317,。它可以提供高達 1.5A 電流,,而且電壓調(diào)整方便,非常適合 CPLD 的供電要求,。如圖 4 中的 2 圖所示,,輸出電壓 VCCINT=1.25(1+R1/R2)+IADJR2。

4.jpg

  4,、可編程邏輯區(qū)設計

  1,、A/D 數(shù)據(jù)采集模塊。利用狀態(tài)機的概念,,一個步驟對應一個狀態(tài),,每個狀態(tài)賦予 CPLD 特定的功能。將 AD7874 的工作大致分為 10 個步驟區(qū)間,。AD7874 轉(zhuǎn)換的量化噪聲與輸出位數(shù)和量化步長有關,,輸出位數(shù)越多,量化步長越小,,則量化噪聲越小,。實際 A/D 轉(zhuǎn)換器多為定點制,動態(tài)范圍為±1,,輸出最大值為 1,。如果只考慮量化噪聲,則輸入信號信噪比為

5.jpg

  如果 AD7874 為 12 位,,則 SNR=70dB 左右,,在應用中一般已經(jīng)足夠,字長過長并不是非常必要,,因為輸入模擬信號本身有一定的信噪比,,A/D 轉(zhuǎn)換器的量化噪聲比模擬信號的噪聲電平更低是沒有意義的。

  2,、開關量采集模塊,。上位機下傳的控制信號,由于存在各種干擾,,使得開關量在實驗中經(jīng)常出現(xiàn)抖動,另一方面,,電路中經(jīng)過比較器得到的開關量(如 STA _SSPC),,由于主電路中的電流不穩(wěn)定,偶爾出現(xiàn)電流過沖,,使得送到 CPLD 的開關量信號也會出現(xiàn)抖動;這些都會導致 SSPC 經(jīng)常誤動作,,為此,需要設計一個專門的開關量去抖動電路,,降低 SSPC 誤動作的概率,。實際中采用的是延遲電路后級加上 R-S 觸發(fā)器,,具體的工作原理如下所述:先將輸入信號先引至輸入端,經(jīng)過兩級的 D 觸發(fā)器延遲后,,然后再通過 RS 觸發(fā)器作處理,。

  3、整個數(shù)據(jù)分析過程包括以下幾部分:

 ?。?) 當電流在額定范圍內(nèi),,SSPC 正常工作;

  (2) 電流大于額定電壓,,小于額定電壓的 800%時,,SSPC 進入反時限保護;

  (3) 當電流大于額定電流的 800%時,,SSPC 立刻跳閘,。

  4、邏輯判斷模塊,。邏輯判斷模塊將采集到的電流信號,、接收到的控制命令和內(nèi)部狀態(tài),經(jīng)過邏輯判斷后,,綜合得出電力 MOSFET 的導通 / 關斷指令,,作為驅(qū)動電路的輸入信號。程序流程如圖 5 所示,。在對 SSPC 的控制中,,最容易出現(xiàn)的問題就是誤動作,為此,,采用了較為復雜的控制邏輯,,以此降低 SSPC 誤動作的概率。SSPC 的控制是通過“相鄰兩位,、多條指令”兩個步驟來完成的,,只有幾個條件同時滿足才能使 SSPC 動作,缺一不可,,這就大大降低了 SSPC 誤動作的概率,。

6.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點,。轉(zhuǎn)載的所有的文章、圖片,、音/視頻文件等資料的版權歸版權所有權人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權者。如涉及作品內(nèi)容,、版權和其它問題,,請及時通過電子郵件或電話通知我們,,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected]