現(xiàn)在的技術(shù)的發(fā)展也推動(dòng)著封裝技術(shù)的不斷發(fā)展,。先進(jìn)封裝技術(shù)已進(jìn)入大量移動(dòng)應(yīng)用市場(chǎng),，但亟需更高端的設(shè)備和更低成本的工藝制程,。更高密度的扇出型封裝正朝著具有更精細(xì)布線層的復(fù)雜結(jié)構(gòu)發(fā)展,，所有這些都需要更強(qiáng)大的光刻設(shè)備和其它制造設(shè)備。

    最新的高密度扇出型封裝技術(shù)正在突破1μm線寬/間距(line/space)限制，這被認(rèn)為是行業(yè)中的里程碑,。擁有這些關(guān)鍵尺寸(critical dimension,，CD)，扇出型技術(shù)將提供更好的性能,，但是要達(dá)到并突破1μm的壁壘,，還面臨著制造和成本的挑戰(zhàn)。此外,，目前還只有少數(shù)客戶需要這樣先進(jìn)的封裝技術(shù),。

    盡管如此，扇出型封裝在眾多市場(chǎng)上正變得越來(lái)越受歡迎,?！耙苿?dòng)設(shè)備仍然是低密度和高密度扇出型封裝的主要增長(zhǎng)驅(qū)動(dòng)力?！比赵鹿?ASE)高級(jí)工程總監(jiān)John Hunt表示,，“隨著我們一級(jí)和二級(jí)的扇出技術(shù)獲得認(rèn)證，汽車行業(yè)將開始加速發(fā)展,。高端市場(chǎng)的服務(wù)器應(yīng)用也在增長(zhǎng),。”

    重布線層(Redistribution Layer,，RDL)是扇出型封裝的關(guān)鍵部分,。RDL是在晶圓表面沉積金屬層和介質(zhì)層并形成相應(yīng)的金屬布線圖形，來(lái)對(duì)芯片的I/O端口進(jìn)行重新布局,，將其布置到新的,、節(jié)距占位可更為寬松的區(qū)域。RDL采用線寬(line)和間距(space)來(lái)度量,，線寬和間距分別是指金屬布線的寬度和它們之間的距離,。

    扇出型技術(shù)可分成兩類：低密度和高密度。低密度扇出型封裝由大于8μm的line/space(8-8μm)的RDL組成,。高密度扇出型封裝有多層RDL，CD在8-8μm及以下,，主要應(yīng)用于服務(wù)器和智能手機(jī),。一般來(lái)說(shuō)，5-5μm是主流的高密度技術(shù),，1-1μm及以下目前還在研發(fā)中,。

    “就設(shè)計(jì)規(guī)則的激進(jìn)程度而言，目前仍然有各種各樣的扇出型技術(shù),。很多產(chǎn)品都受到外形尺寸,、性能以及成本等因素的影響。”Veeco全球光刻應(yīng)用副總裁Warren Flack說(shuō)道,，“具有較小CD的重布線層能夠減少扇出型封裝中的重布線層數(shù),。這能降低整體封裝成本并提高良率?！?/p>

    成本是許多封裝廠需要考慮的因素,。因?yàn)椴⒎撬锌蛻舳夹枰呙芏壬瘸鲂头庋b。挑戰(zhàn)性(非常小)CD的扇出技術(shù)相對(duì)昂貴,，僅限于高端客戶,。好消息是，除了高密度扇出型封裝之外,，還有其它大量低成本的封裝技術(shù)可供選擇,。然后，另一方面,，客戶也正在推動(dòng)封裝廠商降低其制造成本,，特別是對(duì)于扇出型封裝和其它先進(jìn)封裝。在扇出型封裝中,，有幾個(gè)工藝步驟,，包括光刻——一種在結(jié)構(gòu)上形成細(xì)微特征圖案的方法。

    在封裝領(lǐng)域,，有幾種不同的光刻設(shè)備類型,，例如對(duì)準(zhǔn)式曝光機(jī)、直接成像,、激光燒蝕和步進(jìn)式曝光機(jī)(stepper),，每項(xiàng)技術(shù)能力不同。換言之,，封裝廠商可能會(huì)使用不同的設(shè)備類型進(jìn)行扇出型封裝,。

    什么是扇出型封裝?

    扇出型封裝技術(shù)在封裝市場(chǎng)是較為熱門的話題。在扇出型技術(shù)中,，裸片直接在晶圓上封裝,。由于扇出型技術(shù)并不需要中介層(interposer)，因此比2.5D/3D封裝器件更廉價(jià),。扇出型技術(shù)主要可以分作三種類型：芯片先裝/面朝下(chip-first/face-down),、芯片先裝/面朝上(chip-first/face-up)和芯片后裝(chip-last，有時(shí)候也被稱為RDL first),。

    在chip-first/face-down工藝流程中,，晶圓廠首先在晶圓上加工芯片，然后將晶圓移至封裝廠進(jìn)行芯片切割,。最后,，通過(guò)芯片貼裝系統(tǒng),，再將芯片放置在臨時(shí)載板上。EMC(epoxy mold compound,，環(huán)氧模塑料)被塑封在芯片和載板上,，形成所謂的重構(gòu)晶圓(reconstituted wafer)。然后,，在圓形重構(gòu)晶圓內(nèi)形成RDL,。

    在RDL制造流程中，先在襯底上沉積一層銅種子層,，再在該結(jié)構(gòu)上涂布一層光刻膠,，然后利用光刻設(shè)備將其圖案化。最后,，電鍍系統(tǒng)將銅金屬化層沉積其中,，形成最終的RDL。

    RDL的CD取決于應(yīng)用,。許多扇出型封裝不需要先進(jìn)RDL,。在可預(yù)見(jiàn)的未來(lái)，5-5μm及以上的封裝仍將是主流技術(shù),。在高端領(lǐng)域,，ASE正朝著1-1μm及以下的RDL進(jìn)軍。與此同時(shí),，臺(tái)積電(TSMC)也緊跟步伐,，目前正在研發(fā)0.8μm和0.4μm的扇出型技術(shù)。先進(jìn)扇出型技術(shù)終將支持高帶寬存儲(chǔ)器(high-bandwidth memory,，HBM)的封裝,。

    “扇出型方法有很多種。我們可以看到CD越來(lái)越小,，越來(lái)越有挑戰(zhàn)性,。銅柱的間距也越來(lái)越小?！盫eeco的光刻系統(tǒng)亞洲業(yè)務(wù)部門總經(jīng)理Y.C. Wong說(shuō)道,，“通常，主流的RDL仍在5-5μm及以上,。目前我們可以看到也有2-2μm或3-3μm在生產(chǎn),。而現(xiàn)在1-1μm還只是處于研發(fā)狀態(tài)。當(dāng)5G真正發(fā)展起來(lái)以及隨著存儲(chǔ)器帶寬需求變高時(shí),，以上需求都將被驅(qū)動(dòng)。這也將推動(dòng)市場(chǎng)對(duì)2-2μm和3-3μm及以下的更多需求,?！?/p>

    盡管如此,，所有扇出型技術(shù)仍然都面臨著挑戰(zhàn)?！吧瘸鲂头庋b的主要挑戰(zhàn)是翹曲(warpage)/晶圓彎曲(wafer bow)問(wèn)題,。此外，芯片放置也會(huì)影響晶圓的平整度和芯片應(yīng)力,。所以芯片偏移(die shift)給光刻步驟和對(duì)準(zhǔn)帶來(lái)了挑戰(zhàn),。”Yole分析師Amandine Pizzagalli說(shuō)道,。

    成本也是關(guān)鍵因素之一,。具有挑戰(zhàn)性CD的封裝往往更昂貴。相反,，CD要求低的封裝則更便宜,。在任何情況下，客戶對(duì)IC封裝的價(jià)格都是敏感的,。他們希望盡可能降低封裝成本,。因此，他們希望封裝廠商降低制造成本,。這個(gè)故事還有另外一面,。封裝客戶可能想要一款具有挑戰(zhàn)性RDL的扇出型產(chǎn)品。但是該封裝技術(shù)必須達(dá)到一定的需求量才具有研發(fā)的可能性,。如果封裝需求量達(dá)不到目標(biāo),，則很難獲得回報(bào)。因此,，目前來(lái)說(shuō)可能還沒(méi)有動(dòng)力驅(qū)動(dòng)更小RDL的封裝研究,。

    對(duì)準(zhǔn)曝光機(jī)(Aligners)vs. 步進(jìn)式曝光機(jī)(steppers)

    當(dāng)然，光刻技術(shù)在扇出型和其它封裝類型中起著關(guān)鍵作用,。在晶圓廠,，光刻設(shè)備被用于納米級(jí)的特征圖案，這也是至關(guān)重要的,。同時(shí),，在封裝廠，光刻和其它設(shè)備被用來(lái)處理凸點(diǎn)(bump),、銅柱(copper pillar),、RDL和硅通孔(TSV)，這些結(jié)構(gòu)都屬于微米級(jí),。

    根據(jù)Yole的數(shù)據(jù)表明,，2019年用于封裝的光刻設(shè)備市場(chǎng)規(guī)模預(yù)計(jì)將達(dá)到1.416億美元，高于2018年的1.287億美元,。Pizzagalli稱,，所有的新設(shè)備采購(gòu)清單中,，約85%涉及步進(jìn)式曝光機(jī)，其次是掩模對(duì)準(zhǔn)曝光機(jī),，占比相比前者低15%,。掩模對(duì)準(zhǔn)曝光機(jī)和步進(jìn)式曝光機(jī)都屬于光刻類別。為此,，該工藝從光掩模版開始,。設(shè)計(jì)人員設(shè)計(jì)IC或封裝，然后將其轉(zhuǎn)換成文件格式,，再基于該格式開發(fā)光掩模版,。

    光掩模版根據(jù)給定圖形進(jìn)行設(shè)計(jì)。掩模版顯影后,，被運(yùn)送到晶圓廠或封裝廠,。將掩模版放置在光刻設(shè)備中。該設(shè)備發(fā)射光線透過(guò)掩模版,，在器件上形成圖案,。多年來(lái)，掩模對(duì)準(zhǔn)曝光機(jī)一直是封裝界的主流光刻設(shè)備,?！把谀?duì)準(zhǔn)曝光機(jī)的工作原理是將掩膜版的全區(qū)域圖形投影到襯底上。由于投影光學(xué)器件沒(méi)有減少,，掩模版必須放置在晶圓附近,。因此，其分辨率被限制在約3μm line/space,?！盓V Group業(yè)務(wù)發(fā)展總監(jiān)Thomas Uhrmann表示。

    如今,，掩模對(duì)準(zhǔn)曝光機(jī)主要用于封裝,、MEMS和LED(發(fā)光二極管)領(lǐng)域?！半m然在生產(chǎn)過(guò)程中很難達(dá)到3μm以下的line/space要求,，但在先進(jìn)封裝中，掩模對(duì)準(zhǔn)曝光機(jī)還有其它優(yōu)勢(shì),。例如,，掩模對(duì)準(zhǔn)曝光機(jī)在需要高強(qiáng)度和高曝光次數(shù)的凸點(diǎn)和厚抗蝕劑曝光領(lǐng)域具有性能和成本優(yōu)勢(shì)?！盪hrmann說(shuō)道,。

    然而，對(duì)于更先進(jìn)的應(yīng)用,，封裝廠則會(huì)轉(zhuǎn)向使用一種稱為步進(jìn)式曝光機(jī)的光刻系統(tǒng),。使用先進(jìn)的投影光學(xué)系統(tǒng),，步進(jìn)式曝光機(jī)的分辨率高于掩模對(duì)準(zhǔn)曝光機(jī)。步進(jìn)式曝光機(jī)可以將圖像特征以更小比例從掩模版轉(zhuǎn)移到晶圓上,。不斷重復(fù)該過(guò)程，直到晶圓被加工完成,。封裝領(lǐng)域步進(jìn)式曝光機(jī)的主要參與者有Canon(佳能),、Rudolph(魯?shù)婪?、Veeco(維易科)及其它競(jìng)爭(zhēng)者,。

    對(duì)于許多應(yīng)用來(lái)說(shuō),，封裝廠商選擇使用步進(jìn)式曝光機(jī)出于幾個(gè)原因?！爱?dāng)我們開始研究步進(jìn)式曝光機(jī)可以做些什么的時(shí)候,，我們可以提供一些顯著的改進(jìn)?！盫eeco公司的Flack說(shuō)道,，“縮小CD在過(guò)去幾年里一直是我們考慮的重要因素。步進(jìn)式曝光機(jī)也正在縮小套刻精度以匹配CD?，F(xiàn)在,，它必須能夠處理更多不同尺寸的襯底?！?/p>

    與此同時(shí),，在晶圓廠，芯片制造商使用193nm波長(zhǎng)的光刻系統(tǒng)來(lái)進(jìn)行特征成像,。然而在封裝廠,，由于特征尺寸更大，封裝廠無(wú)法使用此波長(zhǎng)的設(shè)備,。相反,，他們使用的光刻機(jī)波長(zhǎng)更長(zhǎng)，如436nm(g-line),、405nm(h-line)和365nm(i-line)三種波長(zhǎng),。在封裝過(guò)程中，一些步進(jìn)式曝光機(jī)僅具備i-line波長(zhǎng),，而有一些則支持更多的波長(zhǎng),。例如，Veeco推出的一種稱為寬波段步進(jìn)式曝光機(jī),，支持三種不同波長(zhǎng)——436nm,、405nm和365nm，通常是由寬波段光譜汞燈產(chǎn)生的,。

    對(duì)于更具挑戰(zhàn)性的CD,，該步進(jìn)式曝光機(jī)可被調(diào)整為支持“僅i-line”模式,，用于處理1-1μm的特征圖形。此外,，該設(shè)備還支持“ghi”模式,，處理2-2μm及以上的應(yīng)用。步進(jìn)式曝光機(jī)可用于一系列IC封裝中,，包括扇出型封裝,。在扇出型封裝中，光刻設(shè)備有助于完成RDL,。

    這些系統(tǒng)還必須處理芯片偏移問(wèn)題,。如上文所述，當(dāng)芯片嵌入重構(gòu)晶圓中時(shí),，它們會(huì)隨著制程發(fā)生移動(dòng),，造成芯片偏移，從而影響良率,。

    為了解決這個(gè)問(wèn)題,，業(yè)界正在開發(fā)具有更好對(duì)準(zhǔn)技術(shù)的光刻設(shè)備，以補(bǔ)償芯片偏移,?！坝袃煞N方法可以解決這個(gè)問(wèn)題。從光刻的角度來(lái)看,，你可以盡可能多地修正它,、可以調(diào)整晶圓上的刻度、可以調(diào)整放大率等,。但這是假設(shè)所有芯片都以同樣的方式移動(dòng)的情況下,。如果偏移是隨機(jī)的，那么幾乎不可能糾正這種情況,?！盫eeco的Flack說(shuō)，“對(duì)于高端應(yīng)用,，我們需要努力確保芯片不會(huì)偏移,。在某些情況下，可以通過(guò)放置和對(duì)準(zhǔn)芯片的技術(shù)來(lái)實(shí)現(xiàn),?！?/p>

    芯片偏移仍然是所有扇出技術(shù)持續(xù)存在的挑戰(zhàn)。另一挑戰(zhàn)是制備RDL,。在5-5μm范圍內(nèi)通過(guò)RDL進(jìn)行扇出封裝幾乎沒(méi)有或完全沒(méi)有問(wèn)題,。甚至在2-2μm范圍內(nèi)的RDL也在生產(chǎn)中。隨著扇出型封裝不斷向1-1μm及以下發(fā)展，挑戰(zhàn)越來(lái)越大,。目前能解決此問(wèn)題的訣竅是以高良率制備更精細(xì)的RDL,。

    目前該行業(yè)已經(jīng)可以達(dá)到1-1μm的分辨率。例如,，Veeco在步進(jìn)式曝光機(jī)中使用“僅i-line”模式,，顯示分辨率為1-1μm。步進(jìn)式曝光機(jī)具有可變數(shù)值孔徑(numerical aperture,，NA)物鏡和1X掩模板,。然而盡管如此，還是存在一些挑戰(zhàn),。根據(jù)Veeco和Imec最新的論文中所述，在制備RDL過(guò)程中,，必須保證銅足夠厚,，以降低金屬線的電阻。因此,，光刻膠的縱橫比必須最大化,。根據(jù)該論文，這需要具有較大焦深的光刻設(shè)備來(lái)處理扇出技術(shù)出現(xiàn)的高度變化,。

    同時(shí),，有些公司提供“僅i-line”系統(tǒng)。例如,，佳能最新的i-line設(shè)備采用孔徑為0.24的物鏡,，確保分辨率≤0.8μm。

    “領(lǐng)先的1μm先進(jìn)封裝工藝需要使用化學(xué)放大原理的光刻膠,，由于其光致酸產(chǎn)生劑的特性,，僅對(duì)i-line波長(zhǎng)敏感。因此,，它需要i-line曝光光源來(lái)實(shí)現(xiàn)小于1μm的分辨率,。”佳能的營(yíng)銷經(jīng)理Doug Shelton說(shuō)道,，“要求寬波段曝光的客戶將使用成熟的DNQ光刻膠來(lái)對(duì)準(zhǔn)粗糙的圖案層,，這些光刻膠對(duì)i-line和h-line波長(zhǎng)敏感，而對(duì)g-line波長(zhǎng)不敏感,。對(duì)于那些挑戰(zhàn)性較小的應(yīng)用,，我們可以利用系統(tǒng)，該系統(tǒng)可以選擇允許寬波段i/h-line曝光,，以提高粗加工的產(chǎn)出量,。”

    因此，使用當(dāng)今的技術(shù)將RDL突破1μm是有可能的,，但目前尚不確定,。這也是封裝行業(yè)一直在爭(zhēng)論的話題。然而,，不管步進(jìn)式曝光機(jī)的波長(zhǎng)類型,，突破1-1μm都存在一些挑戰(zhàn)。光刻設(shè)備當(dāng)然是有能力達(dá)到的,，但目前的RDL流程還存在其它問(wèn)題,。“當(dāng)降到1-1μm以下時(shí),，會(huì)遇到其它與光刻無(wú)關(guān)的問(wèn)題,，這將限制其被采用的速度?！盫eeco公司的Flack說(shuō)道,，“只要種子層占銅線寬度的一小部分，它能很好地工作,。當(dāng)小于1μm時(shí),，種子層占線寬的比例增加，會(huì)出現(xiàn)低良問(wèn)題,?！?/p>

    簡(jiǎn)而言之，傳統(tǒng)的RDL工藝是突破1-1μm的潛在障礙,?！霸谶@一點(diǎn)上的轉(zhuǎn)變，將是行業(yè)面臨的真正挑戰(zhàn),?！盕lack表示。因此,，該行業(yè)同時(shí)也在研究其它工藝流程,，如雙大馬士革工藝(dual damascene)。多年來(lái),，芯片制造商一直使用雙大馬士革工藝來(lái)實(shí)現(xiàn)晶圓廠后道工藝(backend-of-the-line,，BEOL)中芯片的銅互連。

    在雙大馬士革工藝中,，BEOL和封裝的工藝步驟類似,。在封裝中，絕緣層沉積在襯底上,。然后,，對(duì)溝槽進(jìn)行圖案化和刻蝕,，并用銅填充溝槽。對(duì)于封裝來(lái)說(shuō),，雙大馬士革工藝是可行的,，可以將RDL降到1-1μm及以下?！斑@項(xiàng)工藝很好,，但價(jià)格昂貴。有技術(shù)解決方案,，但成本效益可能不高,。”Flack說(shuō),。

    臺(tái)積電(TSMC)目前也在探索雙大馬士革工藝,，但對(duì)大多數(shù)廠商來(lái)說(shuō)，價(jià)格太昂貴了,。因此,，該行業(yè)還需在此“競(jìng)技場(chǎng)”上實(shí)現(xiàn)經(jīng)濟(jì)效益的突破。

    激光成像,、燒蝕等光刻技術(shù)

    激光直接成像(laser direct imaging)是另一種用于封裝的光刻技術(shù)。激光成像類似于直寫或無(wú)掩模(maskless)光刻,。它不需要直接使用掩模版就能實(shí)現(xiàn)在芯片上進(jìn)行加工,，因此削減了封裝成本。奧寶科技(Orbotech)和迪恩士(Screen)是激光直接成像系統(tǒng)的供應(yīng)商,。據(jù)消息稱,，另一家公司Deca也開發(fā)了具有專利的激光直寫技術(shù)。

    激光成像可以解決扇出型封裝中的芯片偏移問(wèn)題,。如上所述,，第一步是構(gòu)建重構(gòu)晶圓。然后,，使用芯片貼裝系統(tǒng)將芯片放置在晶圓上,。“問(wèn)題就出現(xiàn)在這里,。當(dāng)你把芯片放在上面時(shí),，芯片彼此之間并不完美。很難將芯片精確地保持在我們想要的微米范圍內(nèi),?！盌eca首席技術(shù)官Tim Olson表示。

    Deca公司的“自適應(yīng)圖案化(Adaptive Patterning)”技術(shù)則是解決芯片偏移的一種方法,。ASE是Deca的投資者,，正在基于這種圖案化技術(shù)生產(chǎn)M系列扇出型產(chǎn)品。Deca的技術(shù)包括四個(gè)模塊的工藝流程——晶圓準(zhǔn)備、拼板,、扇出和檢查,。它支持研發(fā)具有更精細(xì)的RDL的5-5μm多層扇出型封裝。

    在晶圓準(zhǔn)備過(guò)程中,，可在芯片上電鍍銅,。然后，在拼板步驟中,，使用高速系統(tǒng)以每小時(shí)28000顆芯片的速度將芯片放置在重構(gòu)晶圓中,。相比之下，傳統(tǒng)的芯片貼裝系統(tǒng)每小時(shí)只能完成2000多顆芯片,。然后,，通過(guò)使用檢查技術(shù)來(lái)測(cè)量晶圓上每個(gè)芯片的實(shí)際位置。Olson解釋道:“芯片測(cè)量檢查是拼板加工過(guò)程中的最后一步,，用于制造過(guò)程中每個(gè)拼板的實(shí)時(shí)設(shè)計(jì),。”

    然后,，RDL以芯片先裝/面朝下的流程開發(fā),。在曝光步驟期間，系統(tǒng)重新計(jì)算RDL圖案以適應(yīng)每片晶圓中的每顆芯片偏移,。這個(gè)過(guò)程只需要28秒,。總產(chǎn)出量為每小時(shí)120片晶圓,?！白赃m應(yīng)圖案化是一種系統(tǒng)，旨在自動(dòng)補(bǔ)償制造過(guò)程中的自然變量,，而不是專注于消除所有變量,。”O(jiān)lson說(shuō)道,，“在典型的應(yīng)用中,，通過(guò)芯片貼裝、注塑和其它工藝步驟,，允許芯片在‘X’軸和‘Y’軸上的變量高達(dá)60μm,。自適應(yīng)圖案化通過(guò)制造中的實(shí)時(shí)設(shè)計(jì)自動(dòng)消除了97%的變量，實(shí)現(xiàn)了2μm以下的有效互連公差,。目前我們正在開發(fā)中的下一代自適應(yīng)圖案化技術(shù)將支持2μm的特性,，尺寸將縮小為0.8μm?！?/p>

    ASE計(jì)劃在2019年或2020年使用來(lái)自Deca的相同技術(shù),，提升面板級(jí)扇出型封裝,。同時(shí)，該封裝也將使用自適應(yīng)圖案化技術(shù),。

    與此同時(shí),，Suss MicroTec公司也在開發(fā)一種叫做激光燒蝕(laser ablation)的干法圖案化工藝。Suss的準(zhǔn)分子燒蝕步進(jìn)式曝光機(jī)結(jié)合了基于掩模版的圖案化燒蝕,?？梢詫?shí)現(xiàn)3μm的line/space，而2-2μm也在進(jìn)展中,。

    “準(zhǔn)分子激光燒蝕是利用高功率紫外(UV)準(zhǔn)分子激光源的特性直接去除材料,。典型的波長(zhǎng)是308nm、248nm和193nm,?！盨uss光子系統(tǒng)總裁兼總經(jīng)理Markus Arendt說(shuō)道，“準(zhǔn)分子燒蝕瞬間將相容的目標(biāo)材料(即聚合物,、有機(jī)電介質(zhì))從固態(tài)轉(zhuǎn)化為氣態(tài)和副產(chǎn)物(即亞微米干碳顆粒),，從而產(chǎn)生很少甚至沒(méi)有熱影響區(qū)以及更少的碎片?！?/p>

    通過(guò)使用該技術(shù),，Suss一直專注于晶圓級(jí)工藝。此外,，他還研發(fā)了雙大馬士革工藝RDL流程及其它技術(shù),。“我們的產(chǎn)品路線圖包括許多新項(xiàng)目,?！盇rendt說(shuō),，“然而,，最值得注意的兩個(gè)問(wèn)題是：(1)新的大視場(chǎng)、高NA投影物鏡,，可在生產(chǎn)中實(shí)現(xiàn)2μm的line/space;(2)雙激光版本,，可實(shí)現(xiàn)更大的掃描光束，從而顯著提高產(chǎn)出量并降低購(gòu)入成本,?！?/p>

    并且，Brewer Science公司正在研究另一種方法,。它在注塑混合物中使用一種薄膜,，像模板一樣工作，可解決芯片偏移問(wèn)題,?！斑@是環(huán)氧塑封材料的替代品,。”Brewer高級(jí)技術(shù)執(zhí)行總監(jiān)Rama Puligadda說(shuō)道,，“你預(yù)先形成模板,，然后可在那里用硅制造空腔?！憋@然,，用于封裝的創(chuàng)新光刻解決方案并不缺乏。但是要突破1-1μm還需要繼續(xù)努力,。即使業(yè)內(nèi)人士都知道這一點(diǎn),，但也必須滿足客戶苛刻的成本要求。這些因素都會(huì)讓這個(gè)行業(yè)忙碌一段時(shí)間,。以上就是封裝技術(shù)的一些技術(shù)挑戰(zhàn),，需要工程師們