長期以來,，我們看到的芯片通常是通過一套工藝在一個晶圓上完成的,。以SoC（System on Chip）芯片為例，蘋果最新手機(jī)使用的A12芯片集成了6核CPU,、4核GPU,、8核神經(jīng)網(wǎng)絡(luò)處理器，還有ISP,、二級緩存,、I/O等模塊，整個芯片由臺積電的7nm工藝制造而成,。

　　那么,，我們是否可能像搭積木一樣,，將不同工藝的芯片模塊組裝在一起來造芯片呢,？這種芯片有哪些優(yōu)勢？該技術(shù)給芯片設(shè)計,、工具,、制造和封測帶來哪些挑戰(zhàn)？對未來產(chǎn)業(yè)有何影響,？目前國內(nèi)外企業(yè)又發(fā)展如何,？本文依次給出答案。

　　“即插即用”的Chiplet模式

　　搭積木造芯片的模式名叫Chiplet（直譯為小芯片）,，它是一類滿足特定功能的die,，我們稱它為模塊芯片,。Chiplet模式是通過die-to-die內(nèi)部互聯(lián)技術(shù)將多個模塊芯片與底層基礎(chǔ)芯片封裝在一起，構(gòu)成多功能的異構(gòu)System in Packages（SiPs）芯片的模式,。

　　圖1. DARPA關(guān)于Chiplet模式的愿景

　　圖片來源：DARPA

　　Chiplet模式的玩家希望構(gòu)建一個生態(tài)系統(tǒng),，這里有一個豐富的模塊芯片庫可供選擇，集成商根據(jù)需求設(shè)計芯片架構(gòu),，自由選擇模塊芯片交給制造商進(jìn)行制造和封裝,。

　　與傳統(tǒng)制造流程不同的是，集成商不再是購買IP,，而是采購滿足整體芯片架構(gòu)的,、即插即用的die，這樣的die在工藝上不受其他模塊的約束,，工藝選擇靈活,，可以是邏輯的芯片，也可以是模擬芯片,。

　　理論上講,，這種技術(shù)是一種短周期、低成本的集成第三方芯片（例如I/O,、存儲芯片,、NPU等）的技術(shù)。

　　延續(xù)摩爾定律的新路徑

　　Chiplet模式并不是新概念,，上世紀(jì)八十年代工業(yè)界提出的multi-chip modules（MCMs）技術(shù)中就有涉及,。在MCMs中，多個die被連接成模塊,，這些MCMs被用于大型機(jī)等高端系統(tǒng)中,。

　　2017年，美國DARPA（Defense Advanced Research Projects Agency）再次將該技術(shù)引入大眾視野,。其在“電子復(fù)興計劃”中規(guī)劃了名為“通用異構(gòu)集成和IP重用戰(zhàn)略”（Common Heterogeneous Integration and IP Reuse Strategies,，CHIPS）的Chiplet項目，參與方包括英特爾,、美光,、Cadence、Synopsys多類型企業(yè)等,。

　　Chiplet模式的再次受重視,，源于被寄希望于解決當(dāng)前芯片技術(shù)發(fā)展三個問題：

　　依賴器件尺寸縮減延續(xù)到摩爾定律難以為繼。2018年,，全球晶圓與聯(lián)電相繼退出7nm芯片制造戰(zhàn)場,。如今只有臺積電和三星兩家企業(yè)保持競爭。臺積電2018年實現(xiàn)7nm量產(chǎn),，3nm預(yù)計2022-2023年量產(chǎn),。三星的7nm制程預(yù)計2019年底量產(chǎn),，3nm預(yù)計2021年量產(chǎn)。英特爾如今依然主打14nm工藝,，10nm工藝2019年有望問世,。在3nm環(huán)柵技術(shù)上，依賴尺寸縮減的摩爾定律可能將來到盡頭,。

　　圖2. 先進(jìn)工藝節(jié)點

　　圖片來源：三星,，華夏幸福產(chǎn)業(yè)研究院

　　先進(jìn)制程芯片的設(shè)計成本大幅增加。芯片設(shè)計成本包括EDA軟件,、相關(guān)硬件,、IP采購、芯片驗證與流片和人力成本等,。IBS數(shù)據(jù)顯示,，22nm制程之后每代技術(shù)設(shè)計成本增加均超過50%。設(shè)計一顆28nm芯片成本約為5000萬美元,，而7nm芯片則需要3億美元,，3nm的設(shè)計成本可能達(dá)到15億美元。

　　圖3. 先進(jìn)制程下芯片設(shè)計成本大幅升級

　　數(shù)據(jù)來源：International Business Strategies,，華夏幸福產(chǎn)業(yè)研究院

　　市場對高性能,、多樣化芯片有巨大需求。在未來社會智能化趨勢下,，大量模擬信號數(shù)據(jù)（圖片,、視頻、聲音,、溫度等）需要被高效的收集,、處理，并作出決策,。在當(dāng)前AI算法框架下,，一類場景即對應(yīng)一類算法，也對應(yīng)一類芯片（推理）,?？紤]芯片出貨量難放量和高設(shè)計與流片成本問題，目前的芯片制造技術(shù)無法滿足市場需求,。

　　Chiplet技術(shù)有望在這樣的背景下延續(xù)摩爾定律,，以更快的速度,、更低的成本,，研制生產(chǎn)出更高性能的芯片產(chǎn)品，滿足快速發(fā)展的智能經(jīng)濟(jì),、智能社會對新技術(shù),、新產(chǎn)品的需求,。

　　Chiplet模式的優(yōu)勢

　　Chiplet模式的核心功能在于多功能模塊的集成，技術(shù)優(yōu)勢主要是相對于SoC芯片和基于PCB板的集成技術(shù),，長期發(fā)展有望給現(xiàn)有半導(dǎo)體產(chǎn)業(yè)鏈和商業(yè)模式帶來變革,。其優(yōu)勢可總結(jié)為以下幾個方面。

　　和基于PCB的集成技術(shù)的優(yōu)缺點

　　數(shù)據(jù)來源：Semico Research,，華夏幸福產(chǎn)業(yè)研究院

　　功能模塊選擇更靈活,。通過die-to-die連接技術(shù)，對連接到底層邏輯芯片的模塊芯片原則上沒有限制,。例如各類AI加速模塊,、GPU、ISP,、DSP,、存儲模塊、I/O模塊等,。這些模塊可以考慮特點,，選擇性價比最高的工藝節(jié)點進(jìn)行制造，進(jìn)一步提升Chiplet的靈活性,。

　　拓展集成空間,，提高集成度。Chiplet芯片一般采用3D集成方案,，減小了芯片面積,，擴(kuò)展了空間。這有利于滿足市場對AI芯片算力提升和成本降低的需求,。

　　拓展系統(tǒng)優(yōu)化空間,。功能模塊的3D互聯(lián)給計算系統(tǒng)的架構(gòu)設(shè)計既帶來挑戰(zhàn)，也帶來更多優(yōu)化空間,。以AI芯片的應(yīng)用為例,，memory wall是核心瓶頸。對于云端AI加速場景,，Host CPU和AI加速芯片的互聯(lián)以及多片AI加速芯片間的互聯(lián),，目前主要通過PCIe、NvLink或者直接用SerDes等,。如果采用Chiplet技術(shù)實現(xiàn)片上互聯(lián),，帶寬、延時和功耗都會有巨大的改善,。

　　催生新商業(yè)模式,。若代工技術(shù)成熟，Chiplet可能在產(chǎn)業(yè)鏈中催生兩種新角色,，一種是Chiplet模塊芯片供應(yīng)商,，一種是使用模塊芯片的系統(tǒng)集成商,。目前的AI芯片廠商，有的以供應(yīng)IP或外接加速芯片為主,，有的做集成AI加速功能的SoC芯片,。對于前者，進(jìn)化為Chiplet模塊芯片供應(yīng)商是個很好的選擇,。后者則可直接做模塊芯片的系統(tǒng)集成商,，這樣能夠極大縮短芯片開發(fā)時間。目前在IoT領(lǐng)域已有這樣的供應(yīng)商和集成商出現(xiàn),。

　　Chiplet模式給快速,、低成本開發(fā)復(fù)雜功能的高性能芯片提供了一種可能。特別適用于中小企業(yè)開發(fā)應(yīng)用于“小出貨量場景”的芯片,，也適用于一些“性能優(yōu)先”的開發(fā)項目,。

　　發(fā)展Chiplet的挑戰(zhàn)

　　Chiplet模式的發(fā)展核心在于構(gòu)建一個豐富的模塊芯片庫，使它們可以被自由選擇,，通過先進(jìn)封裝技術(shù)集成為復(fù)雜的異構(gòu)系統(tǒng),。其發(fā)展目前主要面臨四方面挑戰(zhàn)。

　　互聯(lián)標(biāo)準(zhǔn),。首先,，設(shè)計這樣一個異構(gòu)集成系統(tǒng)需要統(tǒng)一的標(biāo)準(zhǔn)，即die-to-die數(shù)據(jù)互聯(lián)標(biāo)準(zhǔn),。為此,，英特爾首先提出了高級接口總線（Advanced Interface Bus，AIB）標(biāo)準(zhǔn),。在DARPA的CHIPS項目中,，英特爾將AIB標(biāo)準(zhǔn)開放給項目中的企業(yè)使用。AIB是一種時鐘轉(zhuǎn)發(fā)并行數(shù)據(jù)傳輸機(jī)制,，類似于DDR DRAM接口,。目前，英特爾免費提供AIB接口許可,，以支持廣泛的Chiplet生態(tài)系統(tǒng),，包括設(shè)計方法或服務(wù)供應(yīng)商、代工廠,、封裝廠和系統(tǒng)供應(yīng)商,。此舉將加速AIB標(biāo)準(zhǔn)的快速普及，有望在未來成為類似ARM的AMBA總線的業(yè)界標(biāo)準(zhǔn),。

　　圖5. 使用AIB標(biāo)準(zhǔn)的SiP芯片

　　圖片來源：英特爾

　　封裝技術(shù),。將多個模塊芯片集成在一個SiP中需要高密度的內(nèi)部互連線。可能的方案有硅interposers技術(shù),、硅橋技術(shù)和高密度Fan-Out技術(shù)，不論采取那種技術(shù),，互連線（微凸）尺寸都將變得更小,，這要求互連線做到100%的無缺陷。因為互聯(lián)缺陷可能導(dǎo)致整個SiP芯片不工作,。

　　圖6. 用于TSV互聯(lián)的銅微凸點（micro bumps）顯微圖

　　圖片來源：3DInCites

　　測試技術(shù),。作為一個復(fù)雜的異構(gòu)集成系統(tǒng)，保證SiPs芯片功能正常比SoC更困難,。SoC芯片通常需要采購IP,，而目前關(guān)于IP的重用方法中，IP的測試和驗證已經(jīng)很成熟,，可以保證IP接入系統(tǒng)沒有問題,。采用Chiplet模式的SiPs芯片則不同，它采購或使用的是制造好的die,，即模塊芯片,。這對單個die的良率要求非常高，因為在SiPs中一個die的功能影響了整體性能,，一旦出了問題損失巨大,。同時在die設(shè)計中還需要植入滿足SiPs芯片的測試協(xié)議。而對于SiPs芯片,，由于管腳有限,，如何單獨測試每個die的性能和整體SiP的性能也是一個難點。

　　開發(fā)工具,。上面提到的三個技術(shù)挑戰(zhàn),，都需要軟件工具的支持，對于EDA工具帶來巨大的需求,。例如在芯片設(shè)計中,，30%-40%的成本是工具軟件。DARPA的 CHIPS項目中一個工作重點就是設(shè)計工具,。Chiplet技術(shù)需要EDA工具從架構(gòu)探索,，到芯片實現(xiàn)，甚至到物理設(shè)計提供全面支持,。

　　產(chǎn)業(yè)機(jī)遇：Chiplet系統(tǒng)集成和模塊芯片設(shè)計

　　從上面Chiplet模式發(fā)展的挑戰(zhàn)看,，產(chǎn)業(yè)機(jī)遇集中在芯片制造技術(shù)、封裝測試技術(shù)和EDA工具技術(shù),。這些都是制造積木的手段,，而設(shè)計什么樣的積木和積木組合則有更加巨大的市場空間，即Chiplet系統(tǒng)集成和模塊芯片設(shè)計。

　　產(chǎn)業(yè)發(fā)展早期,，技術(shù)突破有望催生新增長點,。如前文提到的封裝與測試技術(shù)、EDA工具和互聯(lián)標(biāo)準(zhǔn)都沒有完善,。此時以英特爾為代表的IDM企業(yè)有較大優(yōu)勢,。IDM廠產(chǎn)業(yè)鏈完整的，研發(fā)投入大,，可以集中突破封測技術(shù)和芯片設(shè)計,。在DARPA的CHIPS項目中，也集中發(fā)展了EDA工具和集成標(biāo)準(zhǔn),，這無疑將加速產(chǎn)業(yè)成熟,。

　　系統(tǒng)集成的市場空間更大?；贑hiplet模式的芯片在技術(shù)上優(yōu)勢明顯,，架構(gòu)設(shè)計靈活，設(shè)計周期短,，設(shè)計風(fēng)險低,，芯片集成度高，加工成本低,。SoC芯片廠商有動力切入Chiplet芯片系統(tǒng)集成,。此外，目前越來越多的制造業(yè)企業(yè)在自研芯片,。Chiplet模式適用于小批量生產(chǎn),，開發(fā)成本低，研制周期短,。對于新進(jìn)入者,，尤其是配套自用的企業(yè)，這無疑具有很大的吸引力,。

　　垂直領(lǐng)域,，模塊芯片設(shè)計與系統(tǒng)集成可協(xié)同發(fā)展。隨著垂直領(lǐng)域智能化需求的持續(xù)增加,，針對某項應(yīng)用的專用芯片與高性能邏輯芯片,、存儲芯片協(xié)同工作成為主流，這是Chiplet模式發(fā)展的基礎(chǔ),。因而,，傳統(tǒng)專攻垂直領(lǐng)域計算芯片廠商轉(zhuǎn)行開發(fā)Chiplet芯片有著巨大優(yōu)勢。

　　AI芯片適用于Chiplet模式,。在現(xiàn)有算法框架下,，AI芯片就是一類專用芯片,，在Chiplet模式下，與邏輯,、存儲芯片共存是非常適于AI芯片的工作方式,。例如目前新興的存內(nèi)計算和光子計算（模擬計算方案），這些芯片的制備通常在較低的工藝節(jié)點上,，與提倡高集成度的邏輯和存儲芯片集成成為難點,，采用Chiplet模式則對工藝節(jié)點則沒有要求。

　　頭部企業(yè)發(fā)展現(xiàn)狀

　　目前,，Chiplet模式還處于發(fā)展早期,，主要圍繞DARPA的CHIPS項目發(fā)展,。在CHIPS項目中,，有制造封測企業(yè)如英特爾、Northrop,、Micorss等,，還有模塊芯片開發(fā)企業(yè)和高校如Ferric、Jariet,、鎂光,、Synopsys和密西根大學(xué)，以及EDA工具開發(fā)企業(yè)和高校如Candence和佐治亞理工,。

　　下面,，我們介紹IDM大廠英特爾和一家中資企業(yè)極戈科技的發(fā)展。前者有先進(jìn)的封裝技術(shù)和集成標(biāo)準(zhǔn),，后者采用Chiplet模式極大地縮短了物聯(lián)網(wǎng)芯片的研發(fā)周期,。

　　01. IDM廠：Intel，3D封裝技術(shù)和AIB集成標(biāo)準(zhǔn)

　　英特爾是國際芯片設(shè)計,、制造和封測的領(lǐng)先企業(yè),，擁有完整的產(chǎn)業(yè)鏈和超高的研發(fā)實力。它們將Chiplet模式當(dāng)作延續(xù)摩爾定律的首要手段,。2018年12月,，英特爾推出了業(yè)界首個3D邏輯芯片集成技術(shù)——Foveros。

　　圖7. 英特爾的2D和3D封裝技術(shù)使芯片設(shè)計更靈活

　　圖片來源：英特爾

　　該技術(shù)整合了其早前提出的2D封裝技術(shù)——嵌入式多裸晶互聯(lián)橋,，可以將多個IP的模塊芯片靈活組合,。例如I/O、SRAM等電路對先進(jìn)制程沒有要求,，可以用低制程加工在基礎(chǔ)芯片上,。而邏輯芯片、GPU等邏輯電路,，先進(jìn)制程可以提供更好的性能和更低的功耗,，可以加工成模塊芯片，堆疊在基礎(chǔ)芯片上。

　　圖8. 英特爾 3D封裝技術(shù)示意圖

　　圖片來源：英特爾

　　Foveros結(jié)合EMIB可以滿足各種不同應(yīng)用,、功率范圍和外形尺寸的需求,，提供低成本、高性能芯片選擇,。英特爾預(yù)計將于2019年下半年推出一系列采用Foveros技術(shù)的產(chǎn)品,。首款Foveros產(chǎn)品將整合高性能10nm模塊芯片和低功耗的22nm基礎(chǔ)晶片。

　　英特爾還是DARPA CHIPS項目的主要參與者之一,，其免費提供AIB接口許可,，這將有利于催生更多的Chiplet和系統(tǒng)集成企業(yè)。

　　02.系統(tǒng)集成企業(yè)：極戈科技

　　極戈科技（zGlue）2014年成立于美國硅谷,，2017年進(jìn)入中國,。創(chuàng)始人張銘畢業(yè)于北京大學(xué)，在UIUC獲得碩士與博士學(xué)位,。曾在英特爾和三星工作,。

　　極戈科技主打快速芯片設(shè)計和制造，通過獨特的電路設(shè)計+封裝+ SDK+算法,，能夠?qū)⑽锫?lián)網(wǎng)芯片的設(shè)計制造流程從超過1年壓縮到2-4周,。

　　極戈科技利用SaaS的模式提供芯片設(shè)計方案，也采用2.5D/3D封裝技術(shù),?；A(chǔ)芯片是極戈開發(fā)的硅基芯片，上層是第三方的模塊芯片,，包括傳感器,、通訊、存儲等,，從而低成本,、高速度地實現(xiàn)小體積，低功耗的系統(tǒng)集成,。

　　圖9. 來自極戈的ZiP芯片

　　圖片來源：極戈科技

　　目前,，極戈的產(chǎn)品主要用于藍(lán)牙、NB-IoT,、WiFi和可穿戴產(chǎn)品中,，有超過100款模塊化芯片產(chǎn)品可供選擇。

　　2019年1月底,，極戈科技攜手臺積電和日月光,，推出業(yè)界首個3D IC定制服務(wù)——快速制造項目。據(jù)稱,，該計劃可以將一年的設(shè)計和生產(chǎn)時間縮短到一個月,，把幾百萬美元的開發(fā)成本降低至幾千美元,。

　　圖10. 極戈科技的ZiP集成平臺的技術(shù)優(yōu)勢

　　圖片來源：極戈科技

　　結(jié)語

　　Chiplet模式的發(fā)展還有很長的路要走，它既是一次技術(shù)升級,，包括封裝測試技術(shù),、EDA工具、芯片架構(gòu)設(shè)計等,，也可能帶來一次對傳統(tǒng)半導(dǎo)體產(chǎn)業(yè)鏈的重構(gòu),。我們有理由相信，隨著越來越多的企業(yè)進(jìn)入,，Chiplet系統(tǒng)集成和模塊芯片設(shè)計行業(yè)將會得到快速發(fā)展,，受益于時間和成本，AI,、AIoT等智能產(chǎn)業(yè)的發(fā)展進(jìn)程也將加速,。