半導(dǎo)體產(chǎn)業(yè)抵達(dá)10納米制程的路途漫長而艱辛,，但英特爾(Intel)似乎找到如何發(fā)揮這個制程優(yōu)點的方式,，即將發(fā)布的首個Cannon Lake筆記型電腦(NB)料將展現(xiàn)成果。 

英特爾繼3年前在國際電子元件大會(IEDM)大會發(fā)布14納米技術(shù),，近一年前在CES中展示Cannon Lake NB之后，英特爾在2017年的IEDM中首次開始公開說明10納米制程細(xì)節(jié),，并且展示面積1平方厘米晶粒范圍內(nèi)封裝1億顆電晶體的成果,，宣稱是迄今密度最高的CMOS電晶體,。 

英特爾年初在Technology and Manufacturing Day曾說明10納米技術(shù)的基本功能，此制程鰭片的間距為34納米,，閘極間距為54納米,，最小的金屬間距為36納米。英特爾自從180納米之后即持續(xù)將每個世代的SRAM單元體積縮小0.5倍,，10納米為0.0312平方微米,。這樣的尺寸類似晶圓廠為蘋果(Apple)、NVIDIA和高通(Qualcomm)以7納米制程制造的芯片,。 

英特爾這次在IEDM上提供更多制造步驟,、功能和材料細(xì)節(jié)。10納米制程采用英特爾第3代3D鰭式電晶體(FinFET),，當(dāng)鰭片更薄,、更高時，性能也會更佳,，10納米制程的鰭片寬度只有7納米,，高度46納米(先前英特爾曾提到是53納米)，高度可以隨著不同的應(yīng)用而調(diào)整,，縮放范圍是5納米,。 

英特爾微縮制程的標(biāo)準(zhǔn)193納米浸潤式微影(immersion lithography)工具是采用所謂的自對準(zhǔn)四重圖案(Self-Aligned Quadruple Patterning；SAQP) 來制造鰭片,，過程增加四個額外的步驟來提高密度,。英特爾還在標(biāo)準(zhǔn)單元(cell)中減少鰭片數(shù)量，同時引用兩種新技巧來增加密度,。第一個是消除邊界主動式單元的假性閘極(dummy gate),，另外一個是有源閘極上接觸（contact-over-active-gate，COAG),，將介層(via)直接置入主動式閘極區(qū),，這需要三個額外的步驟，單元面積則縮小10%,。 

按照英特爾的估算方式,，英特爾的密度有加速提升的趨勢，從45納米到22納米的2倍,，到14納米和10納米時提高為2.7倍,。不過，英特爾似乎計劃進(jìn)一步加快速度,，該公司Technology and Manufacturing Group副總裁Chris Auth透露,，未來每兩年晶粒的密度將會增加1倍。 

隨著鰭片間距縮小,，接觸到的電阻較低,，英特爾最新制程的電晶體的性能進(jìn)一步提升,，先前曾表示相較于14納米，10納米性能將增加25%,，消耗電力減少近一半,。但在IEDM上英特爾表示，10納米驅(qū)動電流比NMOS電晶體增加71%,，比PMOS增加35%,。 

英特爾并未說第一個10納米處理器何時推出，但首個家族成員Cannon Lake可能2018年出現(xiàn)在筆記型電腦之中,。