編者按：28nm及以上節(jié)點的許多代工客戶正在開發(fā)新的芯片,，并正在探索遷移到16nm/14nm及更高級節(jié)點的方法,。但在大多數(shù)情況下,，這些公司因為無法承受高級節(jié)點高昂的IC設計成本而陷入困境。為了滿足市場上的潛在差距,，GlobalFoundries,、英特爾和臺積電正在開發(fā)以22nm為目標的新工藝。從表面上看,，22nm可實現(xiàn)比28nm更快的芯片,，并且開發(fā)成本比16nm/14nm更低廉。

時間會告訴我們22nm是否會成為28nm這樣的受歡迎的節(jié)點,，或僅僅是一個商機而已，但它確實為代工客戶提供了一些新的選擇,。實際上,，獨立的代工廠商、客戶可以選擇三種不同的22nm技術——bulk CMOS,，F(xiàn)D-SOI和finFETs,。 

例如，在FD-SOI領域,，GlobalFoundries正在為客戶準備先前發(fā)布的22nm FD-SOI技術,。同時，臺積電近日公布了全新的22nm平面bulk工藝,。隨后,，英特爾推出了一款全新的低功耗版本的22nm finFET技術。 

然而,，22nm可能不適合所有人,。像以前一樣，客戶可以保持在28nm以上,，或者跳過22nm,，直接轉移到16nm/14nm或更高級的節(jié)點。 

總而言之,，并不存在適合所有應用的流程,。每個代工客戶對于給定的IC設計都有不同的要求。他們的決定歸結為幾個指標，例如功率,、性能,、尺寸、進度,，以及成本（PPASC）,。 

Coventor首席技術官David Fried表示：“是否將產品推進到FD-SOI、finFET（或bulk CMOS）的判斷取決于產品特性,。有些場合的產品適合FD-SOI,，有些場合的產品適合finFET（或bulk CMOS）?！?nbsp;

為了幫助代工客戶在市場上找到合適的選擇,，Semiconductor Engineering已經(jīng)瞄準了22nm的各種選擇，包括FD-SOI,，bulk CMOS和finFET,。

為什么是22nm？

不久前,，芯片客戶只是追隨節(jié)點進步,，圍繞每個節(jié)點技術開發(fā)產品。但是今天,，繼續(xù)走這條道路的客戶已經(jīng)不多,，特別是在引領市場的工藝從傳統(tǒng)的平面工藝轉移到了16nm/14nm及更高級節(jié)點的finFET之后，能進入新工藝的客戶更少了,。 

開發(fā)最先進節(jié)點芯片的公司需要有前沿工藝的性能優(yōu)勢,。然而通常來講，模擬,、混合信號,、RF以及相關技術并不需要高級節(jié)點。 

28nm及以上的需求依然強勁,。截止2016年底,，聯(lián)華電子晶圓廠的28nm和40nm的產能利用率都達到了90%以上，200mm接近100%,。聯(lián)華電子首席執(zhí)行官Po Wen Yen在最近的電話會議上表示：“40nm依然很強勢,。” 

一般來說,，由于正常的季節(jié)性問題,，28nm的需求預計將在第一季度下滑，但會在今年晚些時候反彈,。聯(lián)華電子本身并沒有就22nm發(fā)表任何公告,。聯(lián)華電子正在出貨28nm，并開始增加14nm finFET。此外,，GlobalFoundries,、三星和臺積電還提供28nm以及16nm/14nm。 

許多代工客戶希望轉移到高級節(jié)點,，但他們無法找到這樣做的理由,。IC設計成本和風險太高。根據(jù)Gartner的說法,，16nm/14nm芯片的平均設計成本約為8000萬美元,，而28nm平面器件的平均設計成本為3000萬美元。據(jù)該公司稱,，設計一個7nm芯片要花費2.71億美元,。

市場研究公司國際企業(yè)戰(zhàn)略（IBS）認為，要獲得足夠的投資回報,，芯片必須創(chuàng)造比設計成本高出10倍的銷售額,。 

由于成本以及其他原因，很少的客戶可以承擔得起向高級節(jié)點轉移,。據(jù)IBS報道,，事實上，28nm及以上的晶圓廠約有300家,，而10nm/7nm的晶圓廠則只有10家左右,。當然，像蘋果和高通這樣的業(yè)界領先的代工客戶為代工廠創(chuàng)造了巨大的市場容量,。 

IBS首席執(zhí)行官Handel Jones說：“如果您可以承受1億美元或更多的設計費用，那么您可以轉移到7nm,。但是許多設計做不到這樣,。另一個關鍵因素是低功耗，16nm finFET可以為您提供低功耗,，但設計困難,。而且有成本溢價?！?nbsp;

總之,，28nm平面節(jié)點已經(jīng)成為許多業(yè)內人員的最佳選擇，因為它將性能,、功率,、尺寸、以及成本（PPASC）平衡地結合在了一起,。事實上,，盡管28nm已經(jīng)推出了好幾年，但它仍將持續(xù)一段時間。據(jù)IBS預計,，到2025年,，28nm工藝帶來的收入將從現(xiàn)在的100億美元增長到140億美元。 

未來,，許多客戶將最終停留在28nm及以上,。資金更充足的人可能會移動到16nm/14nm及更高級節(jié)點。

 那么,，有一些客戶想要獲得性能提升,，但無法承受16nm/14nm的價格，他們還有一個選擇,，那就是22nm,。Jones說：“28nm節(jié)點停留了很長時間。22nm是28nm的縮小版,。您可以看到在性能和面積方面的提升,，但（在28nm和22nm之間）沒有明顯的晶圓成本?！?nbsp;

因此,，22nm是有意義的，雖然有人有不同的看法,。Gartner分析師Samuel Wang說：“我不相信22nm會受歡迎?，F(xiàn)在在成熟的28nm節(jié)點上有更多的選擇。另外,，28nm的晶圓價格很低,。”

22nm的第一個玩家,，GlobalFoundries的FD-SOI
無論如何,，為了防止市場突然發(fā)力，客戶必須關注22nm選項,。進入22nm的第一個玩家是GlobalFoundries,，近兩年前，他宣布推出了22nm的FD-SOI技術,。有一段時間,，三星推出了28nm的FD-SOI。
FD-SOI與傳統(tǒng)的bulk CMOS不同,。例如,，在bulk CMOS邏輯中，硅芯片制造商開發(fā)未加工的芯片,。然后在襯底上生長薄的外延層,，產生外延片,。
相比之下，SOI涉及到由Soitec開發(fā)的Smart Cut工藝過程,。該工藝過程從兩個硅片（A和B）開始,。第一個芯片（A）在頂部氧化，產生二氧化硅絕緣層,。

圖1：Smart Cut工藝 （來源：Soitec）

然后,，使用離子注入機將氫離子注入頂層。這反過來又在氧化物下面形成了一個弱化層,。

經(jīng)過處理的硅片（A）在未經(jīng)處理的硅片（B）的頂部被翻轉,。兩個芯片在弱化層被切成兩半。對底部的硅片（B）進行退火和拋光,，即可得到最終的SOI硅片,。另一個硅片（A）被重新用于制造另一個SOI硅片。
基本上,，SOI硅片在基板中結合有薄的絕緣層,，作為抑制泄漏的手段。絕緣層或掩埋氧化物層（BOX）的厚度約為20nm至25nm,。Soitec執(zhí)行副總裁兼首席技術官Carlos Mazure表示：“我們傾向于根據(jù)客戶的要求調整厚度,。”
與此同時,，在晶體管級別,，F(xiàn)D-SOI、bulk CMOS和finFET之間有一些相似之處,。22nm FD-SOI和22nm bulk CMOS都是平面工藝,。在基本平面CMOS工藝中，晶體管具有源極和漏極,。電流從源極流向漏極,。
　

圖2：FD-SOI結構。（來源：GlobalFoundries）

相反,，finFET是類3D結構。在finFET中,，電流的控制通過鰭上的三個側面上各實現(xiàn)一個柵極來完成,。
隨著節(jié)點接近20nm，平面技術存在著一些問題,。隨著芯片制造商在每個節(jié)點上對晶體管進行比例調節(jié),，溝道長度變短。結果,，溝道可能會遇到所謂的短溝道效應,。這又降低了器件中的亞閾值斜率或關斷特性,。
變異性是另一個問題?；旧?，bulk CMOS晶體管可能與它在器件中的標稱特性不同。這可能會在閾值電壓方面產生隨機差異,。罪魁禍首是一種稱為隨機摻雜劑波動（RDF）的現(xiàn)象,。RDF由通道中的摻雜劑原子的變化引起。
IBM研究部高級技術人員Terry Hook表示：“在常規(guī)晶體管中,，門下方的溝道區(qū)域耗盡了移動電荷,，使摻雜劑原子離子化。這些原子的電荷與柵極功能一起決定了閾值電壓,。耗盡區(qū)的深度控制著靜電,。耗盡區(qū)下面是中性硅，有很多移動載流子,?！?br/> 解決問題的一種方法是遷移到完全耗盡型晶體管，即finFET和FD-SOI,。Hook 表示：“RDF也會影響閾值失配和整體泄漏,。在finFET和FD-SOI中，溝道摻雜劑最小化,，可以有一次性匹配的優(yōu)勢,。”
Hook 表示：“在RDF方面,，F(xiàn)D-SOI和finFET比bulk更好,。FD-SOI還具有比傳統(tǒng)的平面bulk更好的短溝道效應，但不如finFET那樣好,。FD-SOI需要更薄的耗盡區(qū)才能達到相同的靜電特性,，因為它只是從一側控制，而不是像FinFET那樣是兩側,?！?br/> FD-SOI的最大賣點是逆向偏壓（back-bias）。Hook 表示：“它具有通過在背柵中偏置和摻雜的方式來控制閾值電壓的獨特功能,?！?br/> 同時，為了發(fā)揮FD-SOI的優(yōu)勢,，GlobalFoundries正在準備22nm FD-SOI技術,，稱為22FDX。技術檔案（PDK）已準備好,，今年晚些時候開始出貨晶圓,。
22nm FD-SOI結合了finFET性能和28nm的成本,。它還支持射頻等功能。 GlobalFoundries產品管理團隊高級副總裁Alain Mutricy說：“我們選擇了FD-SOI,，因為它提供了性能,、功率、尺寸的最佳組合,。我們的工藝流程完全符合生產要求,，我們在高增長領域（如移動，物聯(lián)網(wǎng)和汽車）方面看到了強勁的客戶需求,?！?br/> finFET在市場上有空間，特別適用于高端應用,。但是對于低功耗器件,，F(xiàn)D-SOI更有價值。GlobalFoundries的一位總監(jiān)Rick Carter在最近的IEDM會議上的演講中表示：“性能來自第二代FD-SOI晶體管,，其在0.8V下產生910μA/μm（856μA/μm）的nFET（pFET）驅動電流,。對于超低功耗應用，它的工作電壓可以低至0.4V,?！?br/> 根據(jù)GlobalFoundries的IEDM文件，GlobalFoundries的22FDX在pFET溝道中集成了high-k/metal-gate以及SiGe,，以提高驅動電流,。如果需要，SiGe溝道可以用硅替代以減少泄漏,。
22FDX使用了雙重曝光步驟,。文章中提到：“采用雙重曝光技術來縮放M1/ M2間距，相對于28nm poly/SiON節(jié)點,，logic/SRAM裸片縮放比例為0.72x/0.83x,。”
雖然FD-SOI具有吸引力,，但該技術存在一些問題,。多年來，F(xiàn)D-SOI的使用相對有限,，原因有幾方面,。一方面，SOI晶圓成本更高,。根據(jù)IBS的統(tǒng)計,，SOI晶圓的銷售價格從370美元到400美元不等,，相比之下,，bulk CMOS晶圓的價格為100美元到120美元,。
其次，雖然有用于FD-SOI的EDA工具,，但客戶必須投入大量設計資源來了解FD-SOI和逆向偏壓技術的細微差別,。
所以，是什么阻礙了FD-SOI,？IBS的Jones說：“最大的障礙是人們認為FD-SOI成本高,。但是成本不是問題?！?br/> 大問題是生態(tài)系統(tǒng)和市場拉動,。一般來說，該行業(yè)追隨英特爾和臺積電,，二者都是bulk CMOS,，而不是FD-SOI。
但現(xiàn)在,，潮流正在轉向,。Jones 說：“如果你看看一年前，再看看今天,，現(xiàn)在已經(jīng)有了很大的進步?，F(xiàn)在，我們有FD-SOI的測試芯片,。你有來自恩智浦和其他公司的出貨,。而且你有承諾的能力?！?br/> 例如,，位于德國德累斯頓的GlobalFoundries的FD-SOI工廠每月可生產65,000個晶圓。此外,，F(xiàn)D-SOI有路線圖,，GlobalFoundries正在開發(fā)12nm FD-SOI。這一過程可能使供應商滯留在16nm/14nm節(jié)點,，并且不能遷移到10nm,、7nm或5nm。

Bulk CMOS和finFETs在22nm的表現(xiàn)
與之前一樣,，臺積電和英特爾仍然不支持FD-SOI,。臺積電聯(lián)合首席執(zhí)行官Mark Liu在接受采訪時表示：“FD-SOI沒有需求。（bulk CMOS工藝）設計基礎已經(jīng)很完善了,?！?br/>
多年來，臺積電和其他廠商開發(fā)了傳統(tǒng)的bulk CMOS工藝,。臺積電最近推出了低功耗22nm bulk CMOS工藝,，以擴大bulk CMOS并抵御22nm FD-SOI的競爭威脅,。與28nm相比，臺積電所謂的22ULP技術性能提升了15％,，功率降低了35%,，并將芯片尺寸縮小了10％。
隨著這一進程,，臺積電正在擴大其領先的產品組合,，提供28nm，22nm,，16nm,，12nm，10nm和7nm,。Liu表示：“它們并沒有相互競爭,，我們根據(jù)客戶的要求設計每一項技術?！?br/> 然而,，22nm的bulk CMOS技術可能會遇到一些問題，如短信道效應或RDF,。 Gartner的Wang說：“22nm時沒有足夠的空間解決柵介質厚度和CD變化,。22nm bulk CMOS的真正優(yōu)勢是值得懷疑的?！?br/> 同時,，面對著20nm平面技術挑戰(zhàn)，臺積電,、GlobalFoundries,、三星，以及聯(lián)華電子遷移到了16nm/14nm的finFET,。相比之下,，英特爾在2011年遷移到了22nm的finFET。 

圖3：傳統(tǒng)平面晶體管 （來源：英特爾）

圖4：英特爾的22nm三柵晶體管 （來源：英特爾）

最近,，英特爾推出了一款名為22FFL的新低功耗22nm finFET技術,。22FFL專為物聯(lián)網(wǎng)和移動應用而設計。英特爾處理器架構與集成高級研究員兼總監(jiān)Mark Bohr表示：“（22FFL）完全支持射頻設計,，并與其他廠家的28nm和22nm平面技術具有成本競爭力,。”
據(jù)Bohr稱,，對于22nm而言,，finFET具有超越平面工藝的優(yōu)勢。“FinFET器件是完全耗盡型晶體管,，它具有更陡峭的閾值斜率,。因此，它可以具備比任何平面晶體管更小的泄漏,。”
22FFL結合了22nm和14nm的特征,。例如,，英特爾先前的22nm finFET設計具有60nm的鰭片間距和圓形的鰭片。相比之下,，其14nm finFET具有42nm的間距和高而窄的鰭片,。
22FFL具有45nm的鰭片間距和高而窄的鰭片。這種鰭片形狀可以比圓形鰭片擁有更好的驅動電流,。此外,，英特爾使用單次曝光技術，因而具有更寬松的金屬間距,。
英特爾的22FFL由兩項技術組成,，即高性能和低泄漏。它提供了廣泛的器件功能和選項,。英特爾將在年底前為代工客戶提供22FFL技術,。
 

圖5：22FFL的尺寸 （來源：英特爾）

22nm finFET擁有更好的性能，但有一些問題,。Coventor的Fried說：“FinFET是一種相對較高的前端電容技術,。FD-SOI可能是一個明顯較低的前端電容解決方案。前端電容是否是最大問題決定了您是否關心FD-SOI,?！?br/> 當然客戶也可以保持在28nm以上。諸如22nm,，12nm等新節(jié)點為客戶提供更多的選擇,。最大的問題是新技術是否會獲得牽引。