在過(guò)去較長(zhǎng)一段時(shí)間里,，我們使用單核CPU進(jìn)行計(jì)算，然而隨著晶體管尺寸的不斷減小，單核CPU的性能提升遇到瓶頸,。而單純的增加核心數(shù)目對(duì)性能提升有限,，同時(shí)由于同構(gòu)處理器累加造成能效低下，功耗,、散熱,、可靠性等問(wèn)題難以解決,。

此時(shí),，專(zhuān)用領(lǐng)域的眾核處理器與CPU組成的異構(gòu)計(jì)算平臺(tái)成為了一種新的解決方案，由此開(kāi)啟了異構(gòu)計(jì)算時(shí)代的大門(mén),。其中CPU+FPGA的新型異構(gòu)計(jì)算平臺(tái),，因其較高的能量效率，成為了一個(gè)新的研究熱點(diǎn),。

在2016年中國(guó)（成都）電子展期間,，電子技術(shù)應(yīng)用舉辦了以“基于FPGA的異構(gòu)計(jì)算開(kāi)發(fā)平臺(tái)及應(yīng)用”為主題的Tech-Workshop。來(lái)自電子科技大學(xué)的黃樂(lè)天博士介紹了基于CPU和FPGA平臺(tái)進(jìn)行數(shù)據(jù)挖掘的算法研究與實(shí)現(xiàn),。這里的FPGA異構(gòu)計(jì)算平臺(tái),，采用了OpenCL異構(gòu)計(jì)算標(biāo)準(zhǔn)進(jìn)行異構(gòu)程序的設(shè)計(jì)，包括運(yùn)行在CPU上的主機(jī)程序以及運(yùn)行在FPGA上的內(nèi)核程序,。同時(shí),，黃樂(lè)天還分享了兩個(gè)設(shè)計(jì)方案，即分類(lèi)/聚類(lèi)算法異構(gòu)實(shí)現(xiàn)方案設(shè)計(jì)和游戲機(jī)器人異構(gòu)實(shí)現(xiàn)方案設(shè)計(jì),。

電子科技大學(xué)黃樂(lè)天博士

分類(lèi)/聚類(lèi)算法異構(gòu)實(shí)現(xiàn)方案設(shè)計(jì)

       傳統(tǒng)異構(gòu)方案中,，CPU將數(shù)據(jù)一次性發(fā)送給FPGA，處理完成后再交給CPU,，加速設(shè)備與主機(jī)并不同時(shí)參與計(jì)算,。與傳統(tǒng)方案不同，本設(shè)計(jì)采用了設(shè)備間流水處理的加速方案,，即：將數(shù)據(jù)集進(jìn)行了分組,，各組數(shù)據(jù)在被處理時(shí)可在FPGA與CPU之間形成流水操作，使得CPU和FPGA可以同時(shí)參與計(jì)算,，充分發(fā)揮了異構(gòu)系統(tǒng)的優(yōu)勢(shì)。

KNN算法異構(gòu)實(shí)現(xiàn)方案設(shè)計(jì)

游戲機(jī)器人異構(gòu)實(shí)現(xiàn)方案設(shè)計(jì)

       本設(shè)計(jì)的主機(jī)端采用Intel 的CPU,，主要進(jìn)行邏輯控制,；設(shè)備端采用Altera的DE5板卡，主要完成圖像處理加速任務(wù),。該設(shè)計(jì)基于OpenCL開(kāi)發(fā)，具有擬人視覺(jué)、智能進(jìn)化,、并行優(yōu)化,、異構(gòu)加速和噪聲抑制的特性。

游戲機(jī)器人系統(tǒng)架構(gòu)

       以上分享的兩個(gè)設(shè)計(jì)案例都是服務(wù)器級(jí)的異構(gòu)計(jì)算,，同時(shí)也是最為成熟的異構(gòu)計(jì)算模式,。除此之外還有芯片級(jí)異構(gòu)計(jì)算和數(shù)據(jù)中心級(jí)異構(gòu)計(jì)算,，其中前者目前尚不成熟，有很大的優(yōu)化空間,，其實(shí)現(xiàn)模式業(yè)內(nèi)尚未探討清楚,，但可以肯定未來(lái)將成為最有價(jià)值的市場(chǎng)。