硬體模擬在這一兩年成了EDA（電子設計自動化）市場最為熱門的話題,，三大EDA業(yè)者在這方面也開始強化推展力道,，像是Cadence（益華電腦）在去年所推出的Palladium Z1便是一例。然而,，明導國際也不甘示弱,，在2016年二月,，也祭出新一代產(chǎn)品的應用程式，希望能進一步加速各類系統(tǒng)的硬體模擬的時間與降低成本,。

　　就產(chǎn)品的硬體概念而言,，Cadence與明導的設計思維，都是由自行開發(fā)晶片開始,，然后到發(fā)展完整的硬體系統(tǒng),，透過連網(wǎng)功能，讓晶片開發(fā)團隊可以不受時空限制,，達到無縫接軌與交流,，與此同時，系統(tǒng)本身也能一次進行多個開發(fā)專案，而不受時間不足與資源局限等因素所影響,。

　　明導國際硬體模擬部門產(chǎn)品市場經(jīng)理Gabriele Pulini表示,，硬體模擬相較于軟體的作法，不論是性能或是分析能力,，都形成了相當大的差距,，這一點也受到不少客戶的信賴，但關鍵還是在于整個生態(tài)系統(tǒng)能否幫忙,，尤其是處理器核心IP供應商的協(xié)助,，如ARM與Imagination這兩家主要的供應商，就與明導在硬體模擬領域合作了有數(shù)年以上的時間,。

　　他更指出,，在未來，硬體模擬的發(fā)展,，不單聚焦在處理器,、繪圖處理器、網(wǎng)路與儲存等基本功能,，更應該從應用的角度切入,，像是車用電子、物聯(lián)網(wǎng)與行動裝置等,，也必須一并思考,。像是智慧型手機的跑分程式，安兔兔的成績表現(xiàn),，EDA業(yè)者是否也能一并滿足？基于這樣的聲音,，明導推出一系列的應用程式,，希望能協(xié)助客戶在晶片或是在系統(tǒng)開發(fā)上，能更為貼近不同應用市場的需求,，所以在可預見的未來,，硬體模擬將會進入“應用紀元”。

　　盡管如此,，如何降低晶片設計流程的時間與成本,，還是整個產(chǎn)業(yè)所要共同面臨的問題，Gabriele Pulini以DFT（可測試性設計）為例,，該流程所扮演的角色是進入測試階段時,，要為晶片進行功能應用測試，但如果采用明導的Veloce DFT,，不論是在Wide I/O,、感測器或是在繪圖運算，都能達到上千倍效能以上的成長。

　　談到硬體模擬的發(fā)展方向,，已有競爭對手推出企業(yè)等級的解決方案,，對此，Gabriele Pulini進一步指出,，明導早在2012年,，就已有這樣的產(chǎn)品線，對手也隨之跟進,，這表示明導所看到的方向其實是對的,。而在過往，EDA的目標客群一向是IC設計業(yè)者,，但既然將目光看到了應用層面,，Gabriele Pulini也不排除將解決方案銷售給OEM或是ODM業(yè)者，畢竟像是物聯(lián)網(wǎng)系統(tǒng)設計,，就會需要考量到系統(tǒng)功耗,、通訊協(xié)定與溝通等因素，明導的方案的確也很適合這類系統(tǒng)的開發(fā),。