1 引 言

　　目前,，在高達(dá)數(shù)GHz的RF頻段范圍內(nèi)，廣泛使用的是GaAs MESFET LNAs,，其優(yōu)點(diǎn)是能夠在功率增益高達(dá)20 dB的同時,，使噪聲系數(shù)低至大約1 dB。但隨著CMOS電路技術(shù)的成熟,，近來對RF CMOS電路元件的研究成果越來越多,，在無線通信系統(tǒng)上也已經(jīng)實(shí)現(xiàn)了SoC化。如果CMOS制造技術(shù)能克服噪聲大,，功率損耗大等缺點(diǎn),，憑借其低廉的價格，CMOS LNAs將有可能在數(shù)GHz的RF頻段范圍內(nèi),，逐漸取代GaAs MESFET LNAs,。

　　由于LNAs通常位于整個接收電路的第一級，由式(1)可以看出，第一級的LNAs對于接收電路有很大的影響,。所有在設(shè)計(jì)LNA電路時,，應(yīng)考慮降低噪聲,，提高增益,，輸入輸出阻抗匹配，降低功率損耗,，提高線性度等重要因素,。

　　2 低噪聲放大器電路設(shè)計(jì)

　　如圖1所示，設(shè)計(jì)一個cascode型輸入的低噪聲放大器,。圖中Ls及Lg用來實(shí)現(xiàn)輸入阻抗匹配，而調(diào)整Ld和Cout可以實(shí)現(xiàn)輸出阻抗匹配。Cin可以用來阻止輸入端的直流信號,。

　　從輸入部分電路可以計(jì)算出輸入阻抗為：

　　調(diào)整Ls使得輸入阻抗Zin實(shí)部為50 Ω,，再調(diào)整Lg使得Zin虛部為0。如此即可調(diào)出Ls和Lg來實(shí)現(xiàn)電路的輸入阻抗,。但是由于分布參數(shù)的影響,，Ls和Lg的值還必須代入仿真軟件做進(jìn)一步調(diào)整。

　　對于放大器的輸出,，由于放大器使用LC并聯(lián)電路作為負(fù)載,，所以當(dāng)LC諧振在2.38 GHz時，理想的LC電路應(yīng)呈現(xiàn)出開路狀態(tài),，此時負(fù)載最大,，增益也最大。但是電路的增益仍然受到電感和電容的Q值影響,，所以在進(jìn)行軟件仿真時還需通過調(diào)整電感電容值來調(diào)整LNA的中心頻率,。

　　3 本LNA中無源器件的結(jié)構(gòu)

　　由于此設(shè)計(jì)采用全集成化設(shè)計(jì)，所以無源器件都用CMOS工藝制作在芯片內(nèi)部,，即內(nèi)嵌式(on-chip),。

　　3.1 電感結(jié)構(gòu)

　　此電路中電感采用內(nèi)嵌式螺旋電感。采用內(nèi)嵌式電感可以節(jié)約面積,，提高電路集成度,，但是卻犧牲了Q值，并且在CMOS工藝中電感的制備比較難以控制,，所以在實(shí)際layout時將螺旋電感的中心拿掉,，因?yàn)樵浇咏诵模姾擅芏仍酱?，但核心部分對電感值的貢獻(xiàn)不大,，中心去掉不會對整個電感有太大影響，還可以提高Q值,。

　　3.1.1 電容結(jié)構(gòu)

　　此電路中采用MIM(metal-insulator-metal)電容,，是平板電容的一種變形,，如圖3所示。這種電容的好處是容值較為固定,，并且結(jié)構(gòu)簡單,。相比一般平板電容，在上下級板中間多了一層CTM(Capacitor TopMetal)層,，可以通過縮短兩極板之間的距離來提高容值或縮小電容所占面積,。

　　3.1.2 電阻結(jié)構(gòu)

　　在當(dāng)前的CMOS工藝中，根據(jù)不同的材料和制備工藝,，常用的電阻有Well電阻,、Poly電阻、Diffusion電阻和Metal電阻,。各種電阻的導(dǎo)電層特性如下：

　　在設(shè)計(jì)的時候要注意,，制作時電阻值越小誤差越大，所以材料選擇,、使用面積和阻值誤差等要綜合考慮,。

　　4 仿真設(shè)計(jì)

　　(1)確定設(shè)計(jì)目標(biāo)。本文中電路工作在藍(lán)牙系統(tǒng)中,，工作頻率為2.38 GHz,，設(shè)計(jì)一個超低噪聲以及超高增益的LNA電路。

　　(2)設(shè)計(jì)電路結(jié)構(gòu),。本電路基本結(jié)構(gòu)為cascode單級放大電路,，再加上一些周邊的匹配電路和電壓偏置電路來構(gòu)成LNA電路。

　　(3)本文使用安捷倫的ADS系統(tǒng)來做高頻仿真,，使用0.25μm的RF模型,。主要仿真S參數(shù)、噪聲系數(shù),、線性度,、功率增益等LNA電路的重要參數(shù)。

　　(4)根據(jù)0.25μm制造工藝的layout規(guī)則來設(shè)計(jì)電路中的各個元件,，并且盡量做到電路對稱,。

　　5 仿真結(jié)果

　　本文電路使用0.25μm制造工藝，電源電壓2.5 V,，工作頻率2.38 GHz的全集成化單端LNA電路,。

　　5.1 S參數(shù)仿真

　　圖4是此電路在ADS中的仿真結(jié)果，圖4(a)中S11是電路輸入反射系數(shù),，為-12.203 dB,；圖4(b)中S12為電路的隔絕度(isolation)，避免LNA下一級的反射信號影響到LNA輸入端的信號，本電路中為-24.67 dB,；圖4(c)中S21表示電路的功率增益,，其值為20.47 dB；圖4(d)中S22為輸出反射系數(shù),，大約為-22.33 dB,。

　　5.2 線性度仿真

　　一般來說，一個系統(tǒng)的線性度越高越好,，但是電路中含有晶體管等非線性有源器件,，所以在LNA電路工作在較高功率時，輸出會產(chǎn)生非線性失真,。在仿真時，為了表示線性度,，定義出一個1 dB點(diǎn),，表示輸出相比輸入壓縮了1 dB。由圖5中可以看出,，1 dB點(diǎn)出現(xiàn)的越靠后,，說明線性度越好。本電路仿真出的1 dB點(diǎn)在-25 dBm的位置,。

　　5.3 噪聲系數(shù)仿真

　　噪聲系數(shù)是關(guān)系到一個放大器性能好壞的重要參數(shù),，其定義為輸入信噪比和輸出信噪比的比值：

　　其中：So為輸出端的信號功率，Si為輸入端的信號功率,，Ni為輸入端的噪聲功率,，No為輸出端的噪聲功率。圖6為本電路仿真的噪聲系數(shù),，大約為1.54 dB,。

　　6 結(jié)語

　　設(shè)計(jì)射頻電路的LNA，在開始設(shè)計(jì)的時候就要考慮很多因素,，例如為了提高增益,，便要增加功率消耗，為了與下一級耦合,，可能會影響整個LNA性能,。通過綜合的平衡，才能設(shè)計(jì)出滿足不同性能需求的低噪聲放大電路,。本文設(shè)計(jì)的電路,，在提供20 dB高增益的同時，只有1.5 dB的噪聲系數(shù),，達(dá)到了設(shè)計(jì)要求,。