當前，無線通信都在向低成本,、低消耗的方向發(fā)展,。而個人無線通信由于受其電池容量、壽命以及可攜帶性的影響,，導致其設計要求更集中于低功耗,。頻率合成器做為無線通信中的核心電路，其設計要求集中于高頻率轉換,、低功耗以及低相位噪聲,。壓控振蕩器VCO(Voltage-Controlled Oscillator)做為鎖相環(huán)式頻率合成器的核心電路，其高質量的設計一直是研究的重點,。
    本文利用TSMC 180 nm RF CMOS工藝設計了一款VCO芯片,，介紹了VCO 電路設計和器件的設計與選取，并給出了仿真結果,。
I VCO電路設計
1.1 電路結構
    電感,、電容和交叉耦合對管是構成電感電容LC(Inductance-Capacitance) VCO的基本元素, 電感和總電容決定了振蕩頻率,，交叉耦合對管提供能量補償諧振回路中的能量損耗以維持持續(xù)振蕩,。
    VCO的設計是頻率、功耗,、芯片面積以及噪聲性能之間的折中,。目前，應用最廣泛的集成壓控振蕩器主要有兩種類型：LC調諧振蕩器和環(huán)形振蕩器,。其中,，NMOS管做為交叉耦合差分對管的LC調諧振蕩器在高頻電路中應用很廣泛。在電流和寬長比固定的情況下,，NMOS管具有更大的增益,，能為LC_TANK提供更大的能量。PMOS管做為交叉耦合差分對管,，具有較低的固有噪聲,，但是其增益只是NMOS管的1/3~1/2，所以要想提供相同的負電阻,，就需要更大的寬長比,，這將導致面積變大，且增大了寄生電容,，影響頻率的調諧范圍,。互補型交叉耦合結構是利用2個NMOS管和2個PMOS管分別組成差分對,，該結構增加了2個管,，增加了熱噪聲，而且增加了寄生電容，影響調諧范圍,。
    本設計的VCO電路采用NMOS交叉耦合差分對管電路,，其具體電路結構如圖1所示。使用NMOS管做為尾電流管,，其諧振電路由L,、C1、C2,、MN1,、MN2和VAR1、VAR2以及開關陣列組成,。開關陣列是由3組開關控制不同的電容組成,，實現8根調頻線。

1.2 電路工作原理
    一個理想的電容電感諧振電路在頻率處,，電感的感抗jLω與電容的容抗1/jCω大小相等,，符號相反。此時電感電容回路在ω開始振蕩[1],。實際上電感和電容都存在寄生的電阻,，該電阻會消耗電路的能量，這會使振蕩減弱,，最后停止,。如果將一個與該電阻相等的“負阻”并聯在諧振電路，則其整體電路的并聯電阻為零,，能量沒有消耗,，振蕩將一直保持下去[2]。
    實際電路中都是由有源器件提供“負阻”,。在壓控振蕩電路中,，一般使用交叉耦合差分對管提供“負阻”。圖2(a)所示為使用NMOS管組成的交叉耦合對差分管,，其交流小信號等效電路如圖2(b)所示,。

   
2.2 可變電容的選取
    在CMOS工藝中，實現可變電容主要有4種結構：PN結電容,、普通MOS管電容,、反型MOS管電容以及累積型MOS管電容。本設計選用累積型MOS管電容,，其在反型MOS管電容的基礎上進行了改進,，減小了N阱和源漏端的寄生電容，調諧范圍較大,，其線性度也得到了明顯的改善,。
2.3 開關陣列設計
    考慮到只使用上述可變電容的情況下,，其電路的調諧頻率較小，而且在集成電路工藝的制造過程中由于工藝偏差,、版圖寄生等情況會導致頻率范圍的偏移,，所以本設計采用了如圖3所示的開關電容陣列，以實現較大的可調范圍,。

    該開關陣列結構使用了3組開關,，可以產生8根跳頻曲線，大大地提高了頻率變化范圍,。根據其可變電容的調諧范圍以及頻率計算公式可以得到每個開關結構中電容值的大小,。其電容使用的是MIMCAP，該電容具有較小的容值和較高的Q值,。
   
2.4 尾電流設計
    尾電流源一方面是VCO相位噪聲的主要貢獻者之一, 另一方面卻能抑制諧振槽能量的泄露, 提高諧振槽的Q值,。本設計中選用NMOS晶體管為VCO提供偏置電流，且與該NMOS管并聯一個大電容C0到地,。該電容的作用相當于在交叉耦合管的源端加入一個低通濾波器,，該電容只要滿足低通濾波器的截止頻率低于兩倍的諧振頻率，就會將二倍頻以及其他偶次諧波噪聲濾除掉,，從而達到抑制相位噪聲的目的,。而且，根據HAJIMIN A[5]等的分析,，大電容C0可以降低MOS管溝道的熱噪聲,，減少敏感時刻的噪聲源，從而降低振蕩器的相位噪聲,。
3 仿真結果
    采用TSMC的0.18 ?滋m RF CMOS工藝繪制振蕩器的版圖。版圖采用完全對稱的形式,，降低了寄生參數,，保證了器件的良好匹配性，有助于提高LC VCO的性能,。其振蕩槽內部連線應采用方塊電阻小且襯底寄生電容小的最頂層金屬,，引線應盡量短，以減小電感和電容的寄生串聯電阻,，改善相位噪聲,。振蕩器控制信號線需采用同軸電纜的形式進行布線，且遠離其他信號線,，以防止信號耦合,。
    使用Cadence SpectreRF仿真工具對該VCO進行后仿真。后仿真頻率變化曲線如圖4所示,，其中“000～111”分別表示3組開關電容的開啟和關斷狀態(tài),，“000”表示全關斷,，“111”表示全開啟。由圖可知,，其整個電路的振蕩頻率區(qū)間為10 GHz～14 GHz,。其相位噪聲曲線如圖5所示，由圖可知,，其在整個頻帶內的最差相位噪聲為-112 dBC/Hz@1 MHz,。VCO的工作電壓為1.8 V，核心電路消耗電流為5 mA,，其功耗為9 mW,。

    表1中給出了本文所做工作與近幾年相關研究在相應頻段VCO的性能比較，可以看出在相同工藝情況下,，本文的VCO實現了帶寬,、核心電路功耗和相位噪聲之間的折中。
    本文基于TSMC的0.18 μm RF CMOS設計并實現了一種用于PLL頻率合成器中的低相位噪聲LC VCO,。該VCO采用NMOS交叉耦合差分結構,，使用開關電容陣列技術增大頻率調諧范圍，通過在功耗和相位噪聲之間選擇合適的尾電流值,，最終設計出一個寬調諧范圍,、低相位噪聲且低功耗的NMOS交叉耦合型壓控振蕩器。實驗結果表明,，該VCO的綜合指標優(yōu)良,，其最差相位噪聲為-112 dBC/Hz@1 MHz，其最好相位噪聲為-119 dBC/Hz@1 MHz,，功耗為9 mW,，實現的覆蓋頻段的調諧范圍為10 GHz～14 GHz。
參考文獻
[1] RAZAVI B．模擬CMOS基礎電路設計[M]．陳貴燦,，譯．西安：西安交通大學出版社,，2003.
[2] 劉國棟．2.42 GHz寬帶低相噪LC壓控振蕩器設計[J]．電子技術應用，2012,，38(1)：51-53.
[3] RAXAVI B．RF microelectronics[M]．Prentice  Hall P1R,，1998.
[4] LEESON D B．A simplemodel of feedback oscillator noises spectrum[J]．Proceedings of the IEEE，1996,54(2)：329-330.
[5] HAJIMIRI A,，LEE T H．Design issues in CMOS differential LC oscillators[J]．IEEE Journal of Solid-State Circuits,，1999，34(5)：717-724.
[6] OH N J,，LEE S G.11-GHz CMOS differential VCO with back-Gate transformer feedback[J].IEEE Microwave Wireless Component Lett,，2005，15(11)：733-735.
[7] Han Yiping,，LARSON L E,，LIE D Y C.A low-voltage 12 GHz VCO in 0.13 ?滋m CMOS for OFDM applications[C]. Silicon Monolithic Integrated Circuits in RF Systems,，2006：379-382.
[8] PARK B，LEE S,，CHOI S,，et al.A 12-GHz fully integrated cascode CMOS LC VCO with Q-enhancement circuit[J]. IEEE Microwave Wireless Component Lett，2008,，18(2)：133-135.
[9] Zou Qiong,，Ma Kaixue，YEO K S,，et al.Design of a Kuband low-phase-noise VCO using the dual LC tanks[J].Circuits and Systems II：Express Briefs,，IEEE Transactions  on，2012,，59(5)：262-266.