《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 市場(chǎng)分析 > 14nm是全球半導(dǎo)體工藝的一個(gè)“坎”,?

14nm是全球半導(dǎo)體工藝的一個(gè)“坎”,?

2013-08-21
關(guān)鍵詞: 22nm 晶體管技術(shù) 14nm FD-SOI

尺寸縮小是推動(dòng)產(chǎn)業(yè)進(jìn)步的“靈舟妙藥”,每?jī)赡瓿叽缈s小70%的魔咒至此沒(méi)有延緩的跡象,,2011年是22nm工藝,,到2013年工藝應(yīng)該到14nm。眾所周知,,尺寸縮小僅是一種手段,,如果缺乏尺寸縮小而帶來(lái)的紅利,業(yè)界不會(huì)盲目跟進(jìn),。依目前的態(tài)勢(shì),,業(yè)界已然有所爭(zhēng)議,有人認(rèn)為由28nm向22nm過(guò)渡時(shí)成本可能反而上升,這或是產(chǎn)業(yè)過(guò)渡過(guò)程中的正?,F(xiàn)象,。

全球半導(dǎo)體業(yè)中還能繼續(xù)跟蹤14nm工藝節(jié)點(diǎn)者可能尚余不到10家,包括英特爾,、三星,、臺(tái)積電、格羅方得,、聯(lián)電,、東芝、海力士,、美光等,。顯然在半導(dǎo)體業(yè)中領(lǐng)軍尺寸縮小的企業(yè)是NAND閃存及CPU制造商及一批FPGA廠商。而如臺(tái)積電等代工制造商,,由于從市場(chǎng)需求出發(fā),,通常工藝制程會(huì)落后一代。由此也并非表示代工模式一定會(huì)落后于IDM,,因?yàn)槭袌?chǎng)經(jīng)濟(jì)是需要權(quán)衡技術(shù)能力與成本的,。近期也出現(xiàn)如FPGA的Altera跳過(guò)臺(tái)積電而直接尋求與英特爾合作開(kāi)發(fā)14nmFPGA,反映市場(chǎng)的錯(cuò)蹤復(fù)雜,。

眾所周知,,尺寸縮小僅是一種手段,如何繼續(xù)往下走,,似乎業(yè)界把希望押寶在FinFET3D工藝與EUV光刻上,。從長(zhǎng)遠(yuǎn)來(lái)看,集成電路產(chǎn)業(yè)的發(fā)展總是在性能,、成本和功耗三者之間做平衡,,由市場(chǎng)做出最后的選擇。應(yīng)在保持性能的前提下,,盡可能地降低成本,,同時(shí)在保持性能與成本的前提下應(yīng)該盡可能地降低功耗。

市場(chǎng)調(diào)研機(jī)構(gòu)Gartner的分析師DeanFreeman日前表示,,目前半導(dǎo)體業(yè)界所面臨的情況與上世紀(jì)80年代的情形非常相似,,當(dāng)時(shí)業(yè)界為了擺脫面臨的發(fā)展瓶頸,開(kāi)始逐步采用CMOS技術(shù)來(lái)制造內(nèi)存和邏輯芯片,,從而開(kāi)創(chuàng)了半導(dǎo)體業(yè)界的新紀(jì)元,。而目前采用FinFET的3D工藝會(huì)否產(chǎn)生同樣的光環(huán),業(yè)界值得期待,。

14nm納米是個(gè)壁壘或者“坎”,。盡管英特爾至今并沒(méi)有疑慮,,仍堅(jiān)挺采用193nm浸液式光刻加上兩次圖形曝光等輔助技術(shù),,將于2013年底時(shí)會(huì)推出14nm的測(cè)試芯片,,并于2014年開(kāi)始量產(chǎn)。然而在業(yè)界似乎已產(chǎn)生分歧,,如臺(tái)積電從20nm之后的下一個(gè)工藝節(jié)點(diǎn)設(shè)定為16nm,。

對(duì)于22nm/16nm級(jí)別的工藝制程,業(yè)界認(rèn)為有多種晶體管結(jié)構(gòu)可供選擇,,包括III-V族溝道技術(shù),、體硅技術(shù)、FinFET立體晶體管技術(shù),、FD-SOI全耗盡型平面晶體管技術(shù)以及多柵立體晶體管技術(shù)等,。但是依目前的分析來(lái)看,自14nm(包括14nm)之后,,采用FinFET3D結(jié)構(gòu)工藝或?qū)⒊蔀橹髁骷夹g(shù),。

在現(xiàn)階段尚有兩種技術(shù)在互相爭(zhēng)艷:一種是如英特爾表示會(huì)在22nm制程中開(kāi)始采用FinFET結(jié)構(gòu)的三柵晶體管技術(shù)。另一種是如IBM,、意法半導(dǎo)體等公司表示考慮在22nm制程節(jié)點(diǎn)時(shí)采用FD-SOI或者FD-UTSOI全耗盡技術(shù),。IBM公司曾經(jīng)在前兩年展示了一種基于超薄的FD-UTSOI工藝。此種工藝技術(shù)的優(yōu)點(diǎn)是仍然基于傳統(tǒng)的平面型晶體管結(jié)構(gòu),,不過(guò)這種工藝的SOI的硅層厚度非常薄,,在5nm~6nm之間,這樣便于形成全耗盡(FD)結(jié)構(gòu),,能夠顯著減小短溝道效應(yīng)(SCE)的影響,。

盡管英特爾與IBM雙方采用的工藝技術(shù)路線不盡相同,然而市場(chǎng)經(jīng)濟(jì)是公平的,,雙方都會(huì)各展所長(zhǎng),,根據(jù)市場(chǎng)需求做出權(quán)衡。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。