《電子技術應用》
您所在的位置:首頁 > 電源技術 > 設計應用 > 論述如何降低肖特基PIN限幅器損耗
論述如何降低肖特基PIN限幅器損耗
摘要:  無線通信接收器前端可能會因同步或異步信號傳輸形成過載[1],,在時域雙工系統(tǒng)中,,交換器或循環(huán)器連接端口間的非完美隔離會造成前者,,后者則由兩個未相關系統(tǒng)天線間造成的非故意耦合產(chǎn)生,,在核磁共振(NMR, Nuclear Magnetic Resonance)接收器中,,另一個造成過載的原因為發(fā)出刺激脈沖后探針線圈上儲存能量所帶來的振鈴信號[2],縮小低噪聲放大器(LNA, Low Noise Amplifier)器件尺寸的作法雖然可以改善射頻性能,,但卻會犧牲過載的承受能力.
Abstract:
Key words :

 

介紹

  無線通信接收器前端可能會因同步或異步信號傳輸形成過載[1],,在時域雙工系統(tǒng)中,交換器或循環(huán)器連接端口間的非完美隔離會造成前者,,后者則由兩個未相關系統(tǒng)天線間造成的非故意耦合產(chǎn)生,,在核磁共振(NMR, Nuclear Magnetic Resonance)接收器中,另一個造成過載的原因為發(fā)出刺激脈沖后探針線圈上儲存能量所帶來的振鈴信號[2],,縮小低噪聲放大器(LNA, Low Noise Amplifier)器件尺寸的作法雖然可以改善射頻性能,,但卻會犧牲過載的承受能力,例如采用0.25μm pHEMT技術400μm和800μm低噪聲放大器的最高輸入功率PiMAX分別為7dBm[3]和10dBm[4],,過載會影響到硬件和承載的信息,,太大的過度驅動會因跨接導線/金屬化保險絲失效或晶體管結熔化造成器件故障,,因過度驅動所造成的柵極電流快速增加[5]也會因金屬變化而縮短器件壽命[6],除此之外,,長時間暴露在微小過載情況下也會造成器件輸出功率[7]或第三階輸出截點[8]的劣化,,NMR核磁共振接收器則會因前端接收器逐漸由飽和恢復的停滯時間(dead-time)而漏失關鍵信息。

  限幅器通過允許低于特定水平的射頻信號通過,,并大幅度衰減超過閥值的較大信號來避免過載,,最簡單的限幅器電路包含一個PIN二級管以及作為直流返回路徑的并聯(lián)電感,也就是所謂的自偏壓限幅器[9-10],,但這個作法的閥值比許多低噪聲放大器的過載限制更高,,在基本PIN限幅二級管上并聯(lián)肖特基二級管,也就是肖特基強化PIN限幅器可以降低限制閥值約10dB[11],,主要原因是肖特基二級管較低的導通電壓,。

  由于限幅器必須安排在接收器增益電路的前端才有效,因此它的小信號插入損耗會對整體噪聲系數(shù)造成相同dB單位的增加,,插入損耗主要來自于二級管寄生電容對傳輸線造成的負載,,在過去,微波限幅器使用裸二級管芯片制造,,但現(xiàn)代大量生產(chǎn)的限幅器二級管則使用會大幅度增加電容的塑料封裝,,另外,肖特基強化PIN限幅器中的額外二級管也會帶來比僅PIN二級管限幅器更大的損耗,。

  

如何降低肖特基PIN限幅器損耗

 

  圖1:肖特基強化PIN限幅器的常見電路安排和它的小信號等效電路,。

  去除限幅器二級管電容問題的急迫性可以由許多被提出的解決方案中看出,二級管堆??梢越档碗娙?,但卻帶來了較高的導通閥值[12],盡管使用平頂結構來移除部分PIN結區(qū)可以降低寄生電容,,但卻大幅度增加了二級管的轉換熱阻[13],,另一方面,肖特基二級管可以通過高阻抗1/4波長傳輸線[14]或指向性耦合器[15-16]來由射頻路徑隔離,,不過這些無源器件會增加成本和體積,。電容性負載可以通過連接二級管到較低阻抗(12.5Ω)的節(jié)點降低,但卻需要降壓和升壓變壓器[17],。為了降低這類限幅器的高頻損耗而不需要付出前述方案的代價,,我們研究了結合二級管寄生電容到低通梯型濾波器的創(chuàng)新配置,盡管使用二級管的寄生特性來降低損耗已經(jīng)在自偏壓PIN限幅器中提到[18-19],,但從未出現(xiàn)在肖特基強化PIN限幅器上,,本篇文章將介紹肖特基強化PIN限幅器的低損耗配置,并通過實驗結果來確認它的更好性能。

  材料和方法

  為了快速制造新的配置,,我們使用了原有二級管產(chǎn)品線的低成本SOT-323封裝器件,,PIN二級管擁有1.5μm的I層厚度,約1pF的零偏置電容以及適合新配置的雙陽極封裝形式[20],,請參考圖2,。這個肖特基二級管擁有1mA時250mV的載子幅度,以及約0.8pF的零偏置電容[21],,二級管跨接導線和引腳的寄生電感分別為0.7nH和0.4nH,,限幅器使用包含50Ω共平面波導接地(CPWG)傳輸線,中間具有間隙的30mil厚FR4 印刷電路板實現(xiàn),,如圖3,。PIN二級管采陽極引腳跨越間隙的方式安裝,肖特基二級管則如同常見限幅器一般連接到傳輸線的輸出端,,雙陽極PIN二級管,、肖特基二級管以及帶間隙線的組合帶來一個近似于低通梯型濾波器的小信號等效電路。

  為了進行性能比較,,我們在相同電路板上安排一個組合到連續(xù)傳輸線的傳統(tǒng)PIN肖特基限幅器,,兩個限幅器采用完全相同的二級管器件,基于兩個二級管在傳統(tǒng)限幅器配置中采并聯(lián)形式,,因此它的小信號等效電路可由一個1.8pF的電容代表。

  

如何降低肖特基PIN限幅器損耗

 

  圖2:PIN二級管內部圖,,其中芯片上的陽極接點通過跨接導線連接到兩個引腳,。

  

如何降低肖特基PIN限幅器損耗

 

  圖3:上方為包含評估和參考限幅器的印刷電路板照片,左下為評估限幅器的細部電路圖,,右下則為評估限幅器的簡化等效電路,。

  結果和討論

  實驗結果證實了新的配置可以改善插入損耗和帶寬,由于寄生電容在頻率低于300MHz時幾乎不會造成影響,,因此兩個配置在此擁有相近的插入損耗,,不過當頻率超過300MHz時,損耗差異就會大幅度擴增,,請參考圖4,。在常見的2.1GHz 3G頻段中,可以達到令人滿意的0.8dB損耗差異,,如此的改善也可以量化為帶寬的提升,,以1dB損耗點比較,新配置可以將最高頻率限制由原本的1.3GHz提高到2.4GHz,。

  

如何降低肖特基PIN限幅器損耗

 

  圖4:傳統(tǒng)和新限幅器配置的小信號插入損耗相對頻率關系圖,。

  實際的結果會比這個測量值表現(xiàn)更佳,原因是測試安排可能會擴大損耗,在實際應用上,,電路板的走線要短許多,,并且限幅器的輸出也會直接連接到低噪聲放大器而不需經(jīng)過射頻連接器,通過標準化去除測試安排的損耗后,,限幅器的1dB帶寬可以大幅度提高到3GHz,。

  

如何降低肖特基PIN限幅器損耗

 

  圖5:新限幅器配置進行測試安排影響損耗補償前和補償后的小信號插入損耗。

  除了降低插入損耗外,,新的配置也意外地改善了回波損耗(RL, Return Loss),,特別是在1.2GHz到3GHz頻帶范圍變化超過4dB時,非常明顯地,,新配置的梯型濾波器等效電路會比原始的分流電容擁有更好的匹配,,在回波損耗RL ≤ -10dB點,新配置可以大幅度提高最高頻率限制達近3倍,,由傳統(tǒng)配置的1.1GHz提升到2.9GHz,。

  

如何降低肖特基PIN限幅器損耗

 

  圖6:傳統(tǒng)和新配置限幅器回波損耗相對于頻率關系圖。

  在900MHz時,,兩個配置擁有相同的輸入限制閥值,,大約為3dBm,如圖7,。一個常被忽略的優(yōu)勢是,,在30dBm輸入功率時新配置的輸出泄漏功率可以低約4dB,不過我們無法解釋這個改善的背后機制,。

  

如何降低肖特基PIN限幅器損耗

 

  圖7:傳統(tǒng)和新配置限幅器于900MHz時輸出相對于輸入功率的關系,。

  為了確保梯型電路不會影響限幅器瞬態(tài)響應的速度,兩個配置都以10ms的30dBm 900MHz載波爆發(fā)波進行評估,,突波泄漏時間在兩個配置大約相等,,約為2.4μs,如圖8,。在爆發(fā)波的終點也觀察到<30ns的相近恢復時間,,不過新配置的突波和平緩泄漏振幅相對較低。

  

如何降低肖特基PIN限幅器損耗

 

  圖8:兩個限幅器配置的瞬態(tài)響應比較,。

  結論

  相較于原有配置,,肖特基PIN限幅器的新電路配置可以同時改善插入損耗、匹配,、帶寬以及泄漏功率,,由于采用了二級管封裝寄生電容來形成低通梯型濾波器,因此配置的改變并沒有增加額外的器件,,也沒有加大電路板的占用面積,,相同的作法已經(jīng)成功應用于降低僅PIN二級管限幅器的損耗上,。實驗結果顯示可以在肖特基強化PIN限幅器上取得相同的好處,我們預期新配置可以改善使用這類限幅器無線通信和NMR/MRI接收器的靈敏度,,并且預測這個配置可以帶來更高頻率的運作,。

  附錄:掃描式功率測量

  在掃描式功率測量的上限范圍,飽和限幅器二級管會在傳輸線上趨近于短路,,圖9中的測試安排使用隔離器和衰減器來消除造成圖7中下沉曲線的測量影響,,在受測器件的輸出使用10dB衰減器取代隔離器是較好的選擇,原因是除了不會對受測器件的阻抗變化造成緩存外,,還可避免功率傳感器燒毀,。

  

如何降低肖特基PIN限幅器損耗

 

  圖9:用來測量限幅器輸入輸出功率相對關系的測試安排。

  感謝

  本文作者在此感謝提出使用二級管寄生特性進行降低損耗作法的導師R. W. Waugh,,協(xié)助審稿的S. A. Asrul以及同意本文發(fā)表的安華高科技管理階層,。

此內容為AET網(wǎng)站原創(chuàng),未經(jīng)授權禁止轉載,。