時鐘器件越來越廣泛地用于各類電子設(shè)備中。隨著自動測試設(shè)備,、電信及網(wǎng)絡(luò),、計算機及消費電子產(chǎn)品復(fù)雜度及系統(tǒng)數(shù)據(jù)傳輸率/頻率的不斷提高，系統(tǒng)需要更加精確的同步信號,，并要求實現(xiàn)更低的抖動(低于1ps),。另一方面，系統(tǒng)對高性價比的電磁干擾抑制(采用擴頻技術(shù))的要求也越來越高,。因此,，通過多頻率時鐘產(chǎn)生器來整合時鐘樹(晶體、PLL,、緩存,、I/O)，利用高性能的鎖相環(huán)來替代較高頻率應(yīng)用中的傳統(tǒng)晶振逐漸為市場關(guān)注,。這種方法的好處在于時鐘扇出具備更高的靈活性,，并且可以支持多種I/O接口,。
安森美半導(dǎo)體標(biāo)準(zhǔn)產(chǎn)品部全球市場營銷副總裁麥滿權(quán)指出，隨著系統(tǒng)的日益復(fù)雜,，客戶需要半定制化時鐘和可編程時鐘來提升系統(tǒng)性能和設(shè)計靈活性,。這些趨勢對時鐘產(chǎn)生技術(shù)及頻率元件提出了新的要求?！半S著市場應(yīng)用走向融合,，硅基時鐘和晶振供應(yīng)商將進行整合，硅基鎖相環(huán)時鐘解決方案將繼續(xù)替代傳統(tǒng)晶振以滿足更高頻率,、復(fù)雜度及系統(tǒng)同步對時鐘解決方案的要求,。”他說道,。
基于PLL的PureEdge硅頻率時鐘
日前,，基于其在雙極型、CMOS和0.18μm硅鍺BiCMOS工藝上先進的鎖相環(huán)電路布局和設(shè)計專業(yè)技術(shù),，安森美推出了基于PLL的PureEdge硅頻率模塊,。據(jù)介紹，安森美的時鐘樹解決方案包括時鐘產(chǎn)生和時鐘支持及分配兩大部分,。前者包括高性能時鐘,、時鐘模塊、靈活的CMOS可編程時鐘,；后者包括時鐘分配,、分立式PLL器件、時鐘支持邏輯,。而此次推出的基于PLL的PureEdge硅頻率模塊NBXxxxx系列目前包括九款產(chǎn)品,，具有良好的長期時域抖動性能以及10MHz頻率優(yōu)異的-163dBc/Hz元件域噪聲，可以彌補在整合12Hz至20MHz頻率時的0.4皮秒均方根相位抖動,，使整個系統(tǒng)時鐘樹具有更大的時序裕量,。同時，這些器件還實現(xiàn)了亞皮秒抖動質(zhì)量的時鐘,，可以在多個頻率下工作,。這給需要寬范圍時鐘頻率的1x/2x光纖信道、串行ATA,、iSCSI,、PCIe、同步光網(wǎng)絡(luò)(SONET)/同步數(shù)字體系(SDH),、以太網(wǎng)和時鐘裕量應(yīng)用帶來了更多的選擇,。
安森美標(biāo)準(zhǔn)產(chǎn)品部先進邏輯分部總監(jiān)兼總經(jīng)理Dan Huettl指出，采用PureEdge時鐘產(chǎn)生模塊可以為客戶帶來多方面的優(yōu)勢,。一方面,，可以替代傳統(tǒng)晶振,，降低成本，增加靈活性和功能,。另一方面,，可以縮短傳統(tǒng)晶振的上市時間，易于獲得非標(biāo)準(zhǔn)頻率,。更重要的是,，混合模塊中的PLL可以在5×7×1.9mm陶瓷封裝中直接替代晶振模塊?！?/P>
?