??? 摘? 要: 介紹了HT總線的特點,并比較了其與傳統(tǒng)PCI總線及競爭者PCIe總線的異同點,闡述了HT總線的優(yōu)勢,HT總線在嵌入式系統(tǒng)" title="嵌入式系統(tǒng)">嵌入式系統(tǒng)中的設計,、應用和調試經驗,。?
??? 關鍵詞: HT總線;? PCIe;? PCI?
?
?
??? 隨著CPU頻率的不斷提升,CPU內核數(shù)目的不斷增加,CPU與外設" title="外設">外設之間的連接——I/O" title="I/O">I/O總線的速度逐漸為阻礙計算機平臺發(fā)展的瓶頸。例如,廣泛應用于計算機內模塊互連的PCI總線的速度已經成為木桶中的“短板”,。PCI總線是一種共享式總線,一般工作頻率" title="工作頻率">工作頻率為33MHz,當工作頻率提升到66MHz時,外設的數(shù)目就屈指可數(shù),。HT總線正是為了克服這一瓶頸及追求更快的速度、更低的時延而誕生的,。?
1 HT總線的特點?
??? 超高速HT(HyperTransport)總線是AMD公司主導推出的新一代總線技術,。HT總線是點對點、低延時,、高速可擴展總線,在軟件上與原有的PCI總線完全兼容,。HT總線采用DDR時鐘,上下沿都可觸發(fā),在400MHz工作頻率下,相當于800MHz的傳輸頻率。HT總線的最低頻率為200MHz,可以向300MHz,、400MHz,、500MHz、600MHz,、800MHz,、1GHz、1.2GHz,、1.4GHz,、1.8GHz、2.0GHz,、2.4GHz擴展(最新的HT3.0標準支持2.6GHz時鐘[1]);HT總線的單向數(shù)據(jù)寬度可以是2位,、4位、8位,、16位,、32位;頻率和數(shù)據(jù)寬度可以設置成收發(fā)不對稱,最大帶寬達到41.6GB/s。芯片之間采用HT總線的典型連接如圖1所示,。?
?
?
??? HT總線采用改進的低電平差分信號(LVDS),接口電壓為1.2V(傳統(tǒng)LVDS電平為2.5V),改進的LVDS能降低功耗和噪聲,每個方向有時鐘(CLK),、控制(CTL)和數(shù)據(jù)(CAD)三類信號。CAD是復用信號,CTL決定了CAD承載的是控制包還是數(shù)據(jù)包,。如果CTL為低電平,則CAD上就是數(shù)據(jù)包,否則是控制包,。每8對CAD信號配備一個時鐘信號。RESET和PWROK是低速信號,用于控制冷啟動和熱啟動,。另外,還有可選的LDTSTOP#信號和LDTREQ#信號,用于電源管理,。?
??? HT3.0標準將HT的應用范圍從芯片級擴展到了板級和機箱級。它支持熱插拔,并支持真正動態(tài)的頻率和帶寬(HT3.0之前的標準需要熱啟動以后才能使變更后的頻率和帶寬生效)調整,。動態(tài)地改變頻率和帶寬可以使系統(tǒng)在數(shù)據(jù)量大時增加帶寬并提高頻率,而在數(shù)據(jù)量小時降低頻率或減少帶寬,從而降低了功耗和電磁輻射,體現(xiàn)了HT總線的靈活性和可擴展性,。HT的帶寬可以聚合和拆分,例如,16位寬的HT總線可以拆分成2條8位寬的HT總線,反之亦然,。?
??? HT總線另一大特點是:當數(shù)據(jù)位寬不是32位時,可以分批傳輸數(shù)據(jù)來達到與32位相同的效果,。例如,如果數(shù)據(jù)位寬為16位,32位的數(shù)據(jù)則分兩批傳輸;如果數(shù)據(jù)位寬為8位,32位數(shù)據(jù)則分四批傳輸,。這種數(shù)據(jù)分包傳輸?shù)姆椒?使HT總線在應用上具有更大的彈性空間。?
??? 目前有四類HT總線設備[2]:?
??? (1) 主橋(Host)設備:類似PCI總線上的北橋,。?
??? (2) 終端(Cave)設備:HT總線的末端,例如具有一個HT接口的加密芯片,。?
??? (3) HT橋:類似PCI橋,從一條HT總線擴展出多條HT總線。?
??? (4) 管道(Tunnel)設備:有2個HT接口,可擴展其他類型總線,。管道設備兩側的總線號保持不變,這是它與HT橋的主要區(qū)別,。?
??? 這些設備可以使設計師方便靈活地利用HT總線構建菊花鏈型、星型,、網(wǎng)格型等多種拓樸結構,。為了支持并行計算和多處理器" title="多處理器">多處理器(SMP)的發(fā)展,HT提供了二種原子操作指令:(1)數(shù)據(jù)讀取并增加;(2)數(shù)據(jù)比較并交換。這些指令給多處理器操作系統(tǒng)中旋轉鎖和數(shù)據(jù)一致性操作的實現(xiàn)提供了極大的便利,。?
2 HT總線與PCI總線的比較?
??? 因為HT總線發(fā)展的初衷是取代PCI等低速I/O總線,提高計算機平臺的整體性能,所以在軟件上,HT總線的驅動和配置方式與PCI兼容,。這樣,可以充分利用現(xiàn)有及廣泛使用的PCI軟件,如果硬件平臺升級成HT互連方式,操作系統(tǒng)和相關驅動軟件可以保持不變。?
??? 在硬件上,HT總線與PCI不同之處:?
??? (1)速度快:HT總線采用了點對點互連,并采用了LVDS信號,速度可達2.6GHz;而PCI基于波反射原理的共享式總線,要兼顧各個設備的走線阻抗匹配,速度最高為66MHz(PCI-x能達到533MHz),。共享式總線增加一個設備不但會影響整條總線的電氣特性,而且使平均設備帶寬急劇下降,。?
??? (2) HT總線的頻率動態(tài)可調,而PCI總線需要額外的電路才能調節(jié)頻率,并且需要重啟總線才能生效。?
??? (3) HT總線收發(fā)信號完全分開,兩個方向的頻率和數(shù)據(jù)寬度可不對稱,擴展性強,而PCI總線無此特性,。?
??? (4) HT總線的數(shù)據(jù)寬度動態(tài)可調,PCI總線不可調,。?
??? (5) HT總線是在確保對端設備具有反應能力的前提下,才發(fā)起操作,是低延時可靠傳輸;PCI總線則不然,延時較大。?
??? (6) PCI總線需要仲裁信號,而HT是點對點連接,不需要仲裁信號,。?
??? (7) PCI總線有報錯信號,而HT是依靠控制包來報錯,。?
??? (8) PCI總線有中斷信號,而HT是依靠控制包來管理中斷。?
??? 總體而言,與PCI相比,HT的信號類型少,許多功能由控制包來完成,。?
??? 業(yè)界常用平均每引腳吞吐量來衡量I/O總線的性價比:?
??? (1)運行在頻率為66MHz的PCI總線,平均每引腳吞吐量約為:6.95MB/s(264MB/s [66MHz×4B]/38引腳 [32根數(shù)據(jù)線+5根控制線+1根時鐘線])?
??? (2)而運行在最低頻率200MHz下的HT總線的平均每引腳吞吐量約為:22MB/s(1600MB/s [200MHz×2DDR×4B]/74引腳[32個CAD信號對+4個時鐘信號對+1個CTL信號對])?
??? 由此可見,HT總線與PCI/PCI-x總線相比占有明顯優(yōu)勢,。?
3 HT總線與PCIe總線的比較?
??? PCIe是Intel公司主導推出的連接外設的I/O總線,它在軟件上完全向下兼容傳統(tǒng)的PCI總線,是HT總線的主要競爭者,兩者都是點對點連接。PCIe的傳輸包分為三層:協(xié)議層,、鏈路層和物理層,。前兩層都在純數(shù)據(jù)上增加頭信息,協(xié)議層的頭占12～16字節(jié),鏈路層的頭占8字節(jié),物理層進行8b/10b轉換,增加了20%的數(shù)據(jù)量。而HT的數(shù)據(jù)包頭只占8~12字節(jié),所以HT能夠獲得比PCIe更高的傳輸效率,。表1列出了兩者的吞吐量比較,其中PCIe考慮到了20%的轉換損耗,。?
?
?
??? 由于PCIe的8b/10b轉換需要SerDes模塊,所以耗能較多。而HT采用了獨一無二的優(yōu)先請求插入(PRI)技術來提高帶寬利用率,即控制包可以插入到一個數(shù)據(jù)包的傳輸過程中,。一個數(shù)據(jù)包在傳輸過程中可以被打斷或稱為暫停,插入一個控制包后,這個數(shù)據(jù)包中的剩余數(shù)據(jù)被繼續(xù)傳輸,。PRI特性非常有用,尤其是控制包傳送的是“讀請求”,對端不需要等待當前數(shù)據(jù)包完全接收后就已經接收到了控制包,并準備或者已經把數(shù)據(jù)發(fā)送回去了。?
4 HT總線在嵌入式系統(tǒng)中的應用?
??? 因為HT總線最初是AMD公司在1999年提出的一種總線技術,隨著AMD 64位平臺的發(fā)布和推廣,HT在PC平臺中的應用越來越廣泛,也越來越被人們所熟知,。目前,HT聯(lián)盟已經包括了Broadcom,、Cisco、PMC、Sun,、Agilent,、Apple、Altera,、Cadence,、Dell、HP,、IBM,、Xilinx等眾多芯片廠商和設備、工具制造商,。HT接口已經廣泛集成到各類功能芯片之中,。HT總線在嵌入式系統(tǒng)領域也正在逐步取代PCI等傳統(tǒng)I/O總線。?
??? 圖2是利用HT總線構建的一個高性能嵌入式系統(tǒng),可用于網(wǎng)絡處理,、路由,、復雜計算等高端應用。HT如同一條主干道,連接了主橋,、HT管道設備,、網(wǎng)絡處理器等器件。HT橋擴展了主橋的HT接口,HT-PCI管道器件將HT口轉換到PCI接口,用于連接傳統(tǒng)的PCI設備;HT-GE管道器件擴展出千兆以太網(wǎng)口,。HT終端設備可以是網(wǎng)絡處理器(NPU),、安全處理器(IPSec)、南橋等器件,。這些具有HT接口的器件都可以在市場上找到,。例如,RMI公司的XLR732就是一種具有HT接口的網(wǎng)絡處理器。?
?
?
??? HT還可用于處理器間的互連,建立并行計算平臺,。例如,Broadcom的BCM1480是高性能4內核MIPS處理器[3],具有三個HT接口,。HT總線可以將多個BCM1480互連,組成分布式超高性能的計算平臺,如圖3所示。HT總線的原子操作特性方便多處理器操作系統(tǒng)中自旋鎖的實現(xiàn),并支持內核,、一級緩存,、二級緩存、內存和HT設備之間的數(shù)據(jù)一致性,。
?
?
4.1 HT接口的初始化?
??? HT總線定義了冷啟,、熱啟和鏈接初始化三個啟動步驟。當HT器件的電源和時鐘正常后,PWROK信號必須保持低電平并至少維持1ms,。當PWROK信號變高后,RESET信號也必須維持至少1ms低電平,。RESET信號變高后,HT兩端的器件通過控制包協(xié)商頻率和帶寬,這完全由硬件完成,其頻率默認為200MHz,而帶寬由雙方器件窄的一側決定,但最寬不超過8位。硬件協(xié)商的結果能夠保證HT總線兩端建立起正常安全的通信,但性能不是最優(yōu)的,。然后,啟動代碼或驅動軟件負責優(yōu)化HT配置,通過讀取兩側器件的帶寬能力和頻率能力配置寄存器,決定雙方都能接受的最大帶寬和最高頻率,。?
??? HT配置空間中有一個寄存器可以觸發(fā)熱啟,。熱啟和冷啟的區(qū)別在于,熱啟后HT器件的實際帶寬、頻率和寄存器不變,而冷啟后都恢復為默認配置,。?
4.2 HT總線的調試?
??? 因為HT總線的信號類型少,所以調試比PCI簡單,。首先是測量接口電壓;然后測量PWROK信號和RESET信號的時序,確保滿足規(guī)范的要求。如果是非對稱配置,則還需測量不用的CAD信號是否端接正常,。發(fā)送側不用的信號可以懸空,但接收側必須接地;最后查看配置空間的鏈接寄存器,如果硬件協(xié)商成功,則其“初始化完成”位將置1。還可以觸發(fā)CRC測試來檢查鏈路是否正常,。?
??? 在默認配置的HT總線工作正常后,可以逐步增加帶寬,、提高頻率、結合CRC鏈路測試來優(yōu)化HT總線配置,。在調試中除了焊接問題外,經常遇到的問題:一是遺忘對無用CAD信號的端接,二是頻率提不到雙方允許的最大值,。后者往往由于差分走線不等長、不平行,、阻抗不匹配等高速布線方面的缺陷而引起,。?
??? 實時性和低延遲一直是現(xiàn)代通信系統(tǒng)追求的目標,特別是以計算為中心的IMS(IP多媒體子系統(tǒng))標準對通信設備提出了更高的要求。芯片互連速度直接影響了設備和系統(tǒng)的性能,尤其是基于IP的下一代網(wǎng)絡的質量,。目前新涌現(xiàn)出的I/O總線,如HT,、PCIe、RapidIO,在相互競爭中不斷發(fā)展完善,。由于PCI使用廣泛使得這些總線在軟件上兼容PCI是一大優(yōu)勢(RapidIO在軟件上并不兼容PCI總線),作為新秀中的佼佼者,HT總線為CPU與CPU之間,、CPU與外設之間的互連提供了最低的時延和最高的帶寬,并且簡化了系統(tǒng)設計,應用范圍從計算機逐漸向嵌入式系統(tǒng)、電信設備,、儀器儀表,、汽車電子等領域擴展,具有廣闊的發(fā)展前景。?
參考文獻?
[1]?HyperTransport Technology Consortium. HyperTransportTM?I/O link specification revision 3.0. 2006. ?
[2]?ANDERSON D, TRODDEN J. HypertransportTM system?architecture. MindShare, Inc., 2003.?
[3] Broadcom Inc. BCM1480 User’s Manual. 2003.